現(xiàn)代片上系統(tǒng)（SoC）設(shè)計采用多個電源域為子系統(tǒng)提供穩(wěn)定的穩(wěn)壓直流電壓,SoC需要使用具有快速瞬態(tài)性能、低功耗和可集成的穩(wěn)壓器。低壓差穩(wěn)壓器（LDO）具有完全片上集成,更小的硅面積,和更低的輸出電壓噪聲的優(yōu)勢,使其成為廣泛使用的拓撲結(jié)構(gòu)之一。和模擬低壓差穩(wěn)壓器（ALDO）相比,數(shù)字低壓差穩(wěn)壓器（DLDO）提供更低的電壓操作,更小的面積,易于工藝擴展,并有可能實現(xiàn)更快的瞬態(tài)響應(yīng)的高級控制方案,使其適用于更精細的幾何數(shù)字密集型SoC。傳統(tǒng)的DLDO存在速度、精度和功耗之間的權(quán)衡,且不能立刻響應(yīng)輸出電壓的變化。此外,為了提高瞬態(tài)響應(yīng),輸出端需要一個大的電容。本文采用了雙環(huán)路控制的DLDO,粗調(diào)環(huán)路采用可變參考電壓的Flash ADC進行控制,能夠立即響應(yīng)輸出電壓變化并提供大的電流轉(zhuǎn)換,細調(diào)環(huán)路采用逐次逼近寄存器（SAR）結(jié)構(gòu),提供低輸出電流,進一步提高調(diào)節(jié)精度,精確的實現(xiàn)快速電壓調(diào)節(jié)。代碼控制器消除了粗調(diào)環(huán)路的電壓紋波并且防止了兩個環(huán)路之間的競爭。同時為了消除極限循環(huán)振蕩并降低靜態(tài)電流,在細調(diào)操作之后添加凍結(jié)模式,邊界檢測器解決了小負載電流階躍粗調(diào)環(huán)路調(diào)節(jié)失效的問題。為了改善輸出電壓的下沖和... 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：87 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
符號對照表
縮略語對照表
第一章 緒論
    1.1 研究背景和意義
    1.2 ALDO的研究現(xiàn)狀
    1.3 DLDO的研究現(xiàn)狀
    1.4 本文的研究內(nèi)容
    1.5 本文的結(jié)構(gòu)安排
第二章 DLDO的工作原理和性能指標(biāo)
    2.1 DLDO的基本結(jié)構(gòu)和原理
    2.2 DLDO的性能指標(biāo)
        2.2.1 壓差
        2.2.2 線性調(diào)整率
        2.2.3 負載調(diào)整率
        2.2.4 靜態(tài)電流和電流效率
        2.2.5 瞬態(tài)特性
        2.2.6 電源抑制比
        2.2.7 品質(zhì)因數(shù)(FOM)
    2.3 小結(jié)
第三章 雙環(huán)路的DLDO方案設(shè)計
    3.1 設(shè)計指標(biāo)
    3.2 DLDO的雙環(huán)路方案
        3.2.1 可變參考電壓的Flash ADC
        3.2.2 逐次逼近寄存器(SAR)
    3.3 DLDO的控制方案
    3.4 DLDO的建模與穩(wěn)定性分析
        3.4.1 粗調(diào)環(huán)路建模
        3.4.2 細調(diào)環(huán)路建模
        3.4.3 系統(tǒng)穩(wěn)定性分析
    3.5 DLDO的LCO建模與分析
    3.6 DLDO的工作原理
    3.7 本章小結(jié)
第四章 DLDO關(guān)鍵模塊的設(shè)計與仿真
    4.1 數(shù)字模塊設(shè)計
        4.1.1 代碼控制器
        4.1.2 SAR控制器
    4.2 Flash ADC
    4.3 參考變換器
    4.4 模擬增強電路
    4.5 動態(tài)比較器
    4.6 邊界檢測器
    4.7 開關(guān)陣列的設(shè)計
    4.8 本章小結(jié)
第五章 版圖設(shè)計與系統(tǒng)仿真
    5.1 模擬版圖概述
        5.1.1 版圖設(shè)計中的寄生效應(yīng)
        5.1.2 版圖中的匹配
    5.2 數(shù)字版圖概述
    5.3 關(guān)鍵模塊的版圖設(shè)計
        5.3.1 動態(tài)比較器的版圖設(shè)計
        5.3.2 數(shù)字控制器版圖
        5.3.3 整體DLDO版圖
    5.4 仿真結(jié)果
        5.4.1 瞬態(tài)響應(yīng)測試
        5.4.2 負載調(diào)整率和PVT
        5.4.3 線性調(diào)整率
        5.4.4 靜態(tài)電流
        5.4.5 性能對比
    5.5 本章小結(jié)
第六章 總結(jié)與展望
    6.1 論文總結(jié)
    6.2 工作展望
參考文獻
致謝
作者簡介


【參考文獻】：
期刊論文
[1]高速低功耗CMOS動態(tài)鎖存比較器的設(shè)計[J]. 李靖坤,楊驍,陳國晏,婁付軍,邱偉彬.  華僑大學(xué)學(xué)報(自然科學(xué)版). 2018(04)
[2]基于阻尼系數(shù)控制頻率補償?shù)臒o電容型LDO設(shè)計[J]. 鄒志革,楊詩洋,鄒雪城,雷鑑銘,陳曉飛,余國義.  微電子學(xué)與計算機. 2009(07)

碩士論文
[1]基于先進工藝的全集成LDO關(guān)鍵技術(shù)研究[D]. 馬曉飛.電子科技大學(xué) 2018



本文編號：3438158