基于GL850G的OPS轉(zhuǎn)接板設(shè)計(jì)
發(fā)布時(shí)間:2021-10-15 04:33
文中提出了一種集成USB HUB模塊的OPS轉(zhuǎn)接板的設(shè)計(jì)方法,以滿足實(shí)際應(yīng)用中多路USB信號(hào)的使用需求。整個(gè)系統(tǒng)分四個(gè)功能模塊,包括電源開關(guān)模塊、直流電壓轉(zhuǎn)換模塊、HUB模塊及端口模塊。利用MOS管設(shè)計(jì)電源開關(guān)電路,EUP3484芯片進(jìn)行DC-DC降壓設(shè)計(jì),并選取芯片GL850G設(shè)計(jì)了一款支持四路USB下行端口USB2.0的HUB集線器。該系統(tǒng)可支持2個(gè)USB2.0端口,1個(gè)USB3.0端口,1個(gè)HDMI端口,能夠?qū)崿F(xiàn)PC與一體機(jī)主板間的相互通訊,從而優(yōu)化一體機(jī)結(jié)構(gòu),使其外觀設(shè)計(jì)不受限制。
【文章來源】:電子設(shè)計(jì)工程. 2020,28(20)
【文章頁數(shù)】:7 頁
【部分圖文】:
架構(gòu)圖
工作狀態(tài)如下:1)MOS管導(dǎo)通。通電,主板EN Pin高電平,主板工作;三極管1導(dǎo)通,MOS管柵極低電平,導(dǎo)通,輸出電源電壓。2)MOS管截止。主板DET Pin高電平,三極管2導(dǎo)通,三極管1截止,MOS管柵極高電平,截止,斷電。電路圖如圖2所示,即,電源輸入12 V,R30 NC,Q114截止,Q115導(dǎo)通,MOS管G極低電平,電路導(dǎo)通;R30上件,Q114導(dǎo)通,Q115截止,MOS管G極高電平,截止,電路斷開。其中,C25、C26為濾波電容,分別濾除高頻、低頻雜波。C48的作用是存儲(chǔ)電荷,三極管基極給發(fā)射極充電,當(dāng)發(fā)射極電壓達(dá)到一定值時(shí)三極管導(dǎo)通,從而控制MOS管的開關(guān)時(shí)間。
本文GL850G選用QFN28Pin封裝,采用自供電模式,PSELF為高電平,接100 kΩ上拉電阻。PGANG接低電平,采用自供電模式,各端口將分別進(jìn)行過流檢測。RESET低電平有效,則電路正常工作時(shí)RESET應(yīng)為高電平。通電時(shí),C14進(jìn)行充電,RESET為低電平,電路復(fù)位。C14電荷充滿,RESET接3.3 V電壓,電路正常工作?稍贑14兩端并聯(lián)電阻,形成RC回路,控制RESET抬起的時(shí)間。TEST高電平有效,正常工作TEST應(yīng)為低電平,為方便后期測試,預(yù)留上拉電阻R20。電容C17~C22為電源濾波電容,供5,10,14,22,25,28Pin使用。在PCB Layout時(shí),應(yīng)將電容靠近芯片引腳。如圖5所示。圖6為USB2.0端口電路,USB2.0器件包含一組差分。其中,DU12、DU13為ESD器件,防止靜電擊穿。為了降低電路的電磁干擾,在高速信號(hào)中串聯(lián)共模電感FU10,一方面濾除信號(hào)線上的共模電磁干擾,另一方面抑制本身不向外發(fā)出電磁輻射,避免影響其他信號(hào)的正常工作。
本文編號(hào):3437428
【文章來源】:電子設(shè)計(jì)工程. 2020,28(20)
【文章頁數(shù)】:7 頁
【部分圖文】:
架構(gòu)圖
工作狀態(tài)如下:1)MOS管導(dǎo)通。通電,主板EN Pin高電平,主板工作;三極管1導(dǎo)通,MOS管柵極低電平,導(dǎo)通,輸出電源電壓。2)MOS管截止。主板DET Pin高電平,三極管2導(dǎo)通,三極管1截止,MOS管柵極高電平,截止,斷電。電路圖如圖2所示,即,電源輸入12 V,R30 NC,Q114截止,Q115導(dǎo)通,MOS管G極低電平,電路導(dǎo)通;R30上件,Q114導(dǎo)通,Q115截止,MOS管G極高電平,截止,電路斷開。其中,C25、C26為濾波電容,分別濾除高頻、低頻雜波。C48的作用是存儲(chǔ)電荷,三極管基極給發(fā)射極充電,當(dāng)發(fā)射極電壓達(dá)到一定值時(shí)三極管導(dǎo)通,從而控制MOS管的開關(guān)時(shí)間。
本文GL850G選用QFN28Pin封裝,采用自供電模式,PSELF為高電平,接100 kΩ上拉電阻。PGANG接低電平,采用自供電模式,各端口將分別進(jìn)行過流檢測。RESET低電平有效,則電路正常工作時(shí)RESET應(yīng)為高電平。通電時(shí),C14進(jìn)行充電,RESET為低電平,電路復(fù)位。C14電荷充滿,RESET接3.3 V電壓,電路正常工作?稍贑14兩端并聯(lián)電阻,形成RC回路,控制RESET抬起的時(shí)間。TEST高電平有效,正常工作TEST應(yīng)為低電平,為方便后期測試,預(yù)留上拉電阻R20。電容C17~C22為電源濾波電容,供5,10,14,22,25,28Pin使用。在PCB Layout時(shí),應(yīng)將電容靠近芯片引腳。如圖5所示。圖6為USB2.0端口電路,USB2.0器件包含一組差分。其中,DU12、DU13為ESD器件,防止靜電擊穿。為了降低電路的電磁干擾,在高速信號(hào)中串聯(lián)共模電感FU10,一方面濾除信號(hào)線上的共模電磁干擾,另一方面抑制本身不向外發(fā)出電磁輻射,避免影響其他信號(hào)的正常工作。
本文編號(hào):3437428
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3437428.html
最近更新
教材專著