發(fā)布時(shí)間：2017-05-03 18:11

  本文關(guān)鍵詞：基于framework的收發(fā)器開發(fā)平臺(tái)設(shè)計(jì)，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著以太網(wǎng)的不斷發(fā)展,作為網(wǎng)絡(luò)接入設(shè)備的網(wǎng)卡變得越來越不可或缺,越來越多的電子設(shè)備都集成了網(wǎng)卡,因此網(wǎng)卡的市場(chǎng)前景也不斷被看好。隨著技術(shù)的不斷進(jìn)步,網(wǎng)卡支持的數(shù)據(jù)傳輸速率也不斷提高。目前應(yīng)用最為廣泛的是10/100M以太網(wǎng)卡,千兆以太網(wǎng)卡在最新的設(shè)備中也已經(jīng)出現(xiàn),學(xué)術(shù)界甚至已經(jīng)推出10/100G以太網(wǎng)卡的設(shè)計(jì)方案。很多企業(yè)都投入了大量的資源開發(fā)網(wǎng)卡。網(wǎng)卡的核心技術(shù)就是高速數(shù)據(jù)收發(fā)器,如何加速收發(fā)器開發(fā)設(shè)計(jì)過程,縮短產(chǎn)品上市周期,都是工程師關(guān)心的重點(diǎn)。通過對(duì)于收發(fā)器的開發(fā)流程進(jìn)行分析,發(fā)現(xiàn)主要包括算法設(shè)計(jì),算法仿真,算法轉(zhuǎn)換為硬件描述語言,硬件仿真驗(yàn)證,FPGA實(shí)現(xiàn)或者ASIC實(shí)現(xiàn)。經(jīng)過分析發(fā)現(xiàn),硬件仿真驗(yàn)證這一步耗費(fèi)時(shí)間很長,大約占到整個(gè)項(xiàng)目周期的一半時(shí)間,如果可以找到一種方法能夠極大縮短這一步的時(shí)間,將會(huì)顯著縮短開發(fā)周期,降低成本,對(duì)整個(gè)項(xiàng)目的貢獻(xiàn)會(huì)非常大。本文通過使用面向?qū)ο蟮目蚣芗夹g(shù),針對(duì)收發(fā)器硬件仿真,提出建立一個(gè)基于框架的開發(fā)平臺(tái)的構(gòu)想。這個(gè)開發(fā)平臺(tái)可以產(chǎn)生硬件仿真驗(yàn)證環(huán)境,仿真驗(yàn)證環(huán)境中包含測(cè)試激勵(lì)以及結(jié)果比對(duì),這個(gè)開發(fā)平臺(tái)還可以實(shí)現(xiàn)一些可配置的算法,包括但不限于有限沖擊響應(yīng)濾波器(FIR),快速傅立葉變換器(FFT)。在未來碰到其他收發(fā)器項(xiàng)目的時(shí)候,可以對(duì)已有的開發(fā)平臺(tái)進(jìn)行小幅度的修改,擴(kuò)展,就可以快速為新的收發(fā)器建立仿真驗(yàn)證環(huán)境,加快項(xiàng)目進(jìn)度。另外一些有規(guī)律的,配置多變的算法也可以加入到此框架中,減少未來項(xiàng)目中算法設(shè)計(jì)的工作量。
【關(guān)鍵詞】：以太網(wǎng)卡 硬件設(shè)計(jì)流程 可重用 硬件仿真驗(yàn)證
【學(xué)位授予單位】：電子科技大學(xué)
【學(xué)位級(jí)別】：碩士
【學(xué)位授予年份】：2015
【分類號(hào)】：TP393.11;TP334.7

  本文關(guān)鍵詞：基于framework的收發(fā)器開發(fā)平臺(tái)設(shè)計(jì)，，由筆耕文化傳播整理發(fā)布。

本文編號(hào)：343502