存儲接口串行化已成為高性能I/O技術(shù)的發(fā)展趨勢,SAS（Serial Attached SCSI）是新興的串行磁盤連接技術(shù)。SAS接口芯片、適配器、硬盤驅(qū)動器和SAS擴展器構(gòu)成一個SAS存儲系統(tǒng),其中,SAS擴展器是這個系統(tǒng)中的核心設(shè)備,實現(xiàn)多發(fā)起端至多目標端的數(shù)據(jù)交換,數(shù)據(jù)傳輸速率高達3Gbps。高傳輸速率提高了存儲系統(tǒng)的性能,同時也帶來信號串擾的隱患,導致數(shù)據(jù)傳輸出錯的可能性增加。另外,集成電路開關(guān)速度的提高以及PCB （Printed Circuit Board）板密度的增加,也使得元器件和PCB板的參數(shù)、元器件在PCB板上的布局、傳輸線在PCB板上的拓撲結(jié)構(gòu)等因素引起信號完整性問題,導致系統(tǒng)工作不穩(wěn)定,影響系統(tǒng)的互通性。必須在高速PCB設(shè)計過程中充分考慮這些因素,并采取相應的控制措施,保證信號的完整。對高速電路設(shè)計和高速PCB設(shè)計技術(shù)進行了研究和分析,目標設(shè)備是能在SAS存儲系統(tǒng)中穩(wěn)定工作的高質(zhì)量SAS擴展器。反射、串擾、同步開關(guān)噪聲等主要信號完整性問題在文中進行了深入剖析,針對實際項目提出了潛在的問題;對傳輸線阻抗計算方法進行了探討,提出了阻抗匹配的策略;研究了信號層間串擾的... 

【文章來源】：華中科技大學湖北省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：58 頁

【學位級別】：碩士

【部分圖文】：

圖3.3時鐘信號負載端的并行端接

的每一個電源引腳都要有一個 0.01μF~0.1μF 的電容(如果一個 IC 有多個電源引腳，并且離的很近，可以幾個電源引腳公用一個電容)，對于功耗比較大一點的 IC 另外還要有一個 10μF~100μF 的電解電容或鉭電容。SAS 擴展器中對芯片的電源引腳去耦電容的選擇如圖 3.6 所示。

D 為傳輸線直徑，H 為線長。從公式中可以得出結(jié)論：在電流回路上，離信號線越近的位置，電流的密度越大，這種情況下整個回路的面積最小，因而電感也最小。同時可以想象，信號線和回路如果離的很近，兩者電流大小近似相等，方向相反，在外部空間產(chǎn)生的磁場可以相互抵消，因此對外界的 EMI 也很小。所以，在疊層設(shè)置時最好保證每個信號走線層都有很近的地平面層相對應，本課題 PCB 疊層設(shè)計如圖 4.2 所示。

【參考文獻】：
期刊論文
[1]高速數(shù)字電路的傳輸線效應分析[J]. 郝志松,閔潔,陳暉.  無線電通信技術(shù). 2005(05)
[2]高速電路的信號完整性分析[J]. 孫宇貞.  電子技術(shù)應用. 2005(03)
[3]高速數(shù)字電路中信號完整性及仿真策略[J]. 周傳璘,陳偉.  孝感學院學報. 2004(06)
[4]高速數(shù)字電路中的終端匹配技術(shù)[J]. 康壯.  聲學與電子工程. 2004(01)
[5]高速數(shù)字設(shè)計中的信號完整性問題[J]. 夏軍成.  艦船電子對抗. 2003(04)
[6]高頻PCB設(shè)計中出現(xiàn)的干擾分析及對策[J]. 李勇明,曾孝平.  電子工藝技術(shù). 2003(01)
[7]VIA及其設(shè)計與實現(xiàn)[J]. 謝軍,焦振強,唐瑞春,都志輝.  計算機工程. 2002(10)



本文編號：3434757