基于ADL的ASIP系統(tǒng)級綜合方法研究
發(fā)布時(shí)間:2021-09-28 01:22
專用指令集處理器(ASIP)是一種新型的具有處理器結(jié)構(gòu)的芯片,它具有可定制性,為某個(gè)或某一類型應(yīng)用而專門設(shè)計(jì),能夠更高效地解決嵌入式系統(tǒng)設(shè)計(jì)中的實(shí)際問題,已在現(xiàn)今的片上系統(tǒng)(SoC)中得到了廣泛的應(yīng)用。但在系統(tǒng)定制ASIP處理器時(shí)往往受到芯片面積、上市時(shí)間(TTM)和功耗等非功能性的約束,對ASIP的設(shè)計(jì)方法提出了越來越高的要求。本文針對傳統(tǒng)設(shè)計(jì)方法的不足,探討了一種基于ADL體系結(jié)構(gòu)描述語言的系統(tǒng)級設(shè)計(jì)方法,對處理器指令集和微構(gòu)架在系統(tǒng)級進(jìn)行建模,并在此基礎(chǔ)上研究系統(tǒng)級的綜合,由ADL描述通過相應(yīng)機(jī)制映射成RTL級的HDL描述,加快處理器的設(shè)計(jì)速度。本文以一款32位嵌入式軟核OpenRISC1200(以下簡稱OR1200)為原型,采用系統(tǒng)級的ADL的一個(gè)實(shí)例SystemC體系結(jié)構(gòu)描述語言對這款軟核從體系結(jié)構(gòu)角度進(jìn)行系統(tǒng)級抽象,主要實(shí)現(xiàn)了OR1200 CPU模塊的描述,包括取指(IF)模塊、譯碼(ID)模塊、執(zhí)行(EX)模塊、訪存(MA)模塊和寫回(WB)模塊,然后利用可綜合SystemC的集成開發(fā)環(huán)境Agility Compiler將ADL級的SystemC描述轉(zhuǎn)換成RTL級的HDL...
【文章來源】:武漢紡織大學(xué)湖北省
【文章頁數(shù)】:71 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
1 緒論
1.1 ASIP 的應(yīng)用背景
1.2 ASIP 優(yōu)勢及研究意義
1.3 國內(nèi)外研究現(xiàn)狀及發(fā)展趨勢
1.4 研究目標(biāo)及主要研究內(nèi)容
1.4.1 研究目標(biāo)
1.4.2 研究內(nèi)容
1.5 論文組織
2 ASIP 設(shè)計(jì)方法研究
2.1 傳統(tǒng)設(shè)計(jì)方法
2.2 軟硬件協(xié)同設(shè)計(jì)方法
2.3 系統(tǒng)級設(shè)計(jì)方法
2.4 設(shè)計(jì)方法對比
2.5 本章小結(jié)
3 OR1200 軟核剖析
3.1 RISC 微處理器概述
3.2 OR1200 基本介紹
3.3 OR1200 經(jīng)典結(jié)構(gòu)
3.3.1 OR1200 的標(biāo)準(zhǔn)結(jié)構(gòu)
3.3.2 OR1200 CPU 基本結(jié)構(gòu)
3.4 OR1200 五級流水線分析
3.5 OR1200 指令系統(tǒng)
3.5.1 ORBIS32 指令格式
3.5.2 ORBIS32 指令分類及尋址方式
3.6 本章小結(jié)
4 ASIP 系統(tǒng)級綜合的研究
4.1 ADL 的相關(guān)背景介紹
4.2 行為ADLs:體系結(jié)構(gòu)資源的描述
4.3 結(jié)構(gòu)ADLs:體系結(jié)構(gòu)資源的實(shí)現(xiàn)
4.4 體系結(jié)構(gòu)描述語言SystemC
4.4.1 描述語言的探索
4.4.2 SystemC 語言
4.5 OR1200 CPU 系統(tǒng)級SystemC 描述
4.6 本章小結(jié)
5 ASIP 硬件綜合的實(shí)現(xiàn)
5.1 綜合工具Agility Compiler
5.1.1 Agility Compiler 編譯器介紹
5.1.2 Agility Compiler 編譯器工作流程
5.2 OR1200 CPU 硬件綜合的實(shí)現(xiàn)
5.3 系統(tǒng)的驗(yàn)證與下載
5.4 本章小結(jié)
6 結(jié)論與展望
6.1 結(jié)論
6.2 展望
致謝
參考文獻(xiàn)
附錄
本文編號:3410976
【文章來源】:武漢紡織大學(xué)湖北省
【文章頁數(shù)】:71 頁
【學(xué)位級別】:碩士
【文章目錄】:
摘要
ABSTRACT
1 緒論
1.1 ASIP 的應(yīng)用背景
1.2 ASIP 優(yōu)勢及研究意義
1.3 國內(nèi)外研究現(xiàn)狀及發(fā)展趨勢
1.4 研究目標(biāo)及主要研究內(nèi)容
1.4.1 研究目標(biāo)
1.4.2 研究內(nèi)容
1.5 論文組織
2 ASIP 設(shè)計(jì)方法研究
2.1 傳統(tǒng)設(shè)計(jì)方法
2.2 軟硬件協(xié)同設(shè)計(jì)方法
2.3 系統(tǒng)級設(shè)計(jì)方法
2.4 設(shè)計(jì)方法對比
2.5 本章小結(jié)
3 OR1200 軟核剖析
3.1 RISC 微處理器概述
3.2 OR1200 基本介紹
3.3 OR1200 經(jīng)典結(jié)構(gòu)
3.3.1 OR1200 的標(biāo)準(zhǔn)結(jié)構(gòu)
3.3.2 OR1200 CPU 基本結(jié)構(gòu)
3.4 OR1200 五級流水線分析
3.5 OR1200 指令系統(tǒng)
3.5.1 ORBIS32 指令格式
3.5.2 ORBIS32 指令分類及尋址方式
3.6 本章小結(jié)
4 ASIP 系統(tǒng)級綜合的研究
4.1 ADL 的相關(guān)背景介紹
4.2 行為ADLs:體系結(jié)構(gòu)資源的描述
4.3 結(jié)構(gòu)ADLs:體系結(jié)構(gòu)資源的實(shí)現(xiàn)
4.4 體系結(jié)構(gòu)描述語言SystemC
4.4.1 描述語言的探索
4.4.2 SystemC 語言
4.5 OR1200 CPU 系統(tǒng)級SystemC 描述
4.6 本章小結(jié)
5 ASIP 硬件綜合的實(shí)現(xiàn)
5.1 綜合工具Agility Compiler
5.1.1 Agility Compiler 編譯器介紹
5.1.2 Agility Compiler 編譯器工作流程
5.2 OR1200 CPU 硬件綜合的實(shí)現(xiàn)
5.3 系統(tǒng)的驗(yàn)證與下載
5.4 本章小結(jié)
6 結(jié)論與展望
6.1 結(jié)論
6.2 展望
致謝
參考文獻(xiàn)
附錄
本文編號:3410976
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3410976.html
最近更新
教材專著