中央處理器（CPU）的設計和制造技術(shù)是計算機產(chǎn)業(yè)乃至信息技術(shù)產(chǎn)業(yè)發(fā)展的基礎(chǔ),CPU相關(guān)的設計研發(fā)有著重大的學術(shù)意義和現(xiàn)實意義。而內(nèi)存管理是現(xiàn)代CPU設計的核心技術(shù),是決定CPU運行效率的關(guān)鍵因素。為了進一步提高嵌入式處理器的性能,本文在對MIPS微處理器體系結(jié)構(gòu)和內(nèi)存管理單元結(jié)構(gòu)進行分析的基礎(chǔ)上,創(chuàng)新性地提出了層次型的數(shù)據(jù)指令一體化的地址轉(zhuǎn)換后備緩沖器的地址映射設計方案。運用該方案,并且配合本設計中特別設計的直底向上的層次型頁表項和地址空間標識符保護機制實現(xiàn)了平均2個時鐘周期就完成一次虛擬地址向物理地址的轉(zhuǎn)換過程,大幅度提高地址映射的效率和減少地址映射的時間,并且減少了硬件的開銷,從而提高了處理器的性能。本文的主要工作內(nèi)容如下:（1）對嵌入式處理器的系統(tǒng)結(jié)構(gòu)進行分析,得出了嵌入式處理器采用虛擬存儲技術(shù)能大大提高處理器性能的結(jié)論,并且進一步分析了虛擬存儲技術(shù)的設計要求;（2）對基于32位MIPS微處理器的內(nèi)存管理單元的設計進行深入分析,討論了內(nèi)存管理單元中頁表組織,地址轉(zhuǎn)換后備緩沖器和地址空間的保護機制等問題的設計方案,得出了采用直底向上的層次型頁表項設計、層次型的數(shù)據(jù)指令一體化地址轉(zhuǎn)換... 

【文章來源】：西安電子科技大學陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：76 頁

【學位級別】：碩士

【部分圖文】：

主流微處理器集成度發(fā)展曲線

2位MIPS處理器的功能框圖

Mcore系統(tǒng)設計框圖


本文編號：3397067