嵌入式微處理器（EMPU,Embedded Microprocessor Unit）以其高性能、低功耗、便攜式等優(yōu)點,越來越廣泛地應用于各種電子設備中。其中精簡指令集計算機（RISC,Reduced Instruction Set Computer）,作為微處理器設計策略的一種類型,已經普遍應用于計算機體系結構設計中。本文首先設計了一個8位RISC處理器,它具有8條指令,可以進行指令譯碼、指令執(zhí)行,可以和存儲器進行數據交換。數據通過數據通路進行運算處理,控制器提供數據通路各模塊的控制信號。使用可綜合的寄存器傳輸級（RTL,RegisterTransfer Level）Verilog HDL硬件描述語言描述每個子模塊,在頂層模塊中根據端口連接實例化每個子模塊,然后使用ModelSim分別對全部子模塊和頂層模塊進行功能仿真驗證,使用QuartusⅡ對設計進行綜合,在Altera CycloneⅡEP2C35芯片上實現,工作頻率可達120MHz。然后在此基礎上,本文對業(yè)界廣泛使用的ARM7TDMI內核進行了設計分析與驗證。ARM7TDMI內核根據執(zhí)行功能不同,可以劃分成數據通路模塊和控制器模... 

【文章來源】：北京交通大學北京市 211工程院校 教育部直屬院校

【文章頁數】：80 頁

【學位級別】：碩士

【圖文】：

圖2一1層次化設計

CISC和IUSC的設計重點

冬bitRISCCPU邏輯結構

【參考文獻】：
碩士論文
[1]32位RISC CPU運算模塊的設計及可測性設計[D]. 趙瓊.湖南大學 2006
[2]基于RISC體系結構的處理器設計與RTL級實現[D]. 陳英豪.北京郵電大學 2006



本文編號：3397057