隨著社會(huì)的飛速發(fā)展,微電子行業(yè)也在不斷進(jìn)步,電子元器件尺寸的縮小使得電路的集成度越來越高、速度也越來越快。集成電路對(duì)于數(shù)據(jù)量的需求也與日俱增。存儲(chǔ)器在集成電路中所占比重也不斷增大。而類似空間輻射引起的單粒子翻轉(zhuǎn)現(xiàn)象一直是影響SRAM這類存儲(chǔ)器穩(wěn)定性的一個(gè)棘手問題。因此,如何保證正確地讀寫數(shù)據(jù)是存儲(chǔ)器的設(shè)計(jì)的一個(gè)重要目標(biāo)。Error Correction Code（簡稱ECC）錯(cuò)誤校正碼概念的引入是解決SRAM這類存儲(chǔ)器穩(wěn)定性的主要方案。雖然在存儲(chǔ)器中額外增加ECC單元犧牲了面積,卻換來了存儲(chǔ)器讀寫時(shí)的穩(wěn)定性。基于130nm Silicon-On-Insulator（SOI）工藝,作者設(shè)計(jì)了一款支持 SRAM 存儲(chǔ)器的自刷新檢糾錯(cuò)電路。主要工作體現(xiàn)在:對(duì)Bch算法、Hamming算法進(jìn)行了分析比較,在糾錯(cuò)能力、面積消耗、功耗等方面綜合衡量選取了 Hamming算法進(jìn)行了糾檢錯(cuò)系統(tǒng)的設(shè)計(jì);設(shè)計(jì)了 ECC編解碼數(shù)字電路模塊、自刷新數(shù)字邏輯電路,SRAM存儲(chǔ)陣列、Mbits自測試電路等,解決了存儲(chǔ)器受空間射線輻照造成的單粒子翻轉(zhuǎn)問題;利用組合邏輯電路實(shí)現(xiàn)自刷新功能優(yōu)化了對(duì)于同一地址錯(cuò)誤數(shù)據(jù)累積... 

【文章來源】：華中師范大學(xué)湖北省 211工程院校 教育部直屬院校

【文章頁數(shù)】：59 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖３．１增強(qiáng)型ＮＭＯＳ與耗盡型ＮＭＯＳ晶體管結(jié)構(gòu)??

？碩士學(xué)位論文??ＭＡＳＴＥＲ’Ｓ?ＴＨＥＳＩＳ??錯(cuò)誤數(shù)據(jù)時(shí)，數(shù)據(jù)位寬與生成的校驗(yàn)位的對(duì)應(yīng)關(guān)系，當(dāng)數(shù)據(jù)位小于等于２１時(shí)，這??時(shí)最接近的ｍ值為５，總位寬（數(shù)據(jù)位加校驗(yàn)位）為２５－１?＝?３１，因此所加入的校??驗(yàn)位寬為１０；以此類推，當(dāng)數(shù)據(jù)為大于２１小于等于５１時(shí)，ｍ＝６，校驗(yàn)位寬為１２；??當(dāng)數(shù)據(jù)為大于５１小于等于１１３時(shí)，ｍ＝７，校驗(yàn)位寬為１４；當(dāng)數(shù)據(jù)為大于１１３小于??等于２３９時(shí)，ｍ＝８，校驗(yàn)位寬為１６；本設(shè)計(jì)采用的Ｂｃｈ編碼所能接受的最大數(shù)據(jù)位??寬為２３９；考慮到一般一個(gè)字節(jié)為８Ｂｉｔｓ位寬，因此一些常用的位寬如１６／３２／６４／１２８??均能滿足。??／／?Ｒｅｐｌａｃｅｍｅｎｔ?ｆｏｒ?２＊＊ｎ?ｅｘｐｒｅｓｓｉｏｎ??１ｕｎｃｔｉｏｎ?ｉｎｔｅｅｒ?ｆｎｗｒｏｆｔｗｏ；??

輸出信號(hào)為ｐ＿ｏ。如下圖４．２分別仿真了?Ｂｃｈ編碼模塊輸入數(shù)據(jù)位寬為??８ｂｉｔｓ、１６ｂｉｔｓ、３２ｂｉｔｓ、６４ｂｉｔｓ、１２８ｂｉｔｓ的情況�？梢栽诜抡娼Y(jié)果看出每１０ｎｓ更新一??次數(shù)據(jù)位都可以得到相應(yīng)的編碼輸出校驗(yàn)位。如當(dāng)數(shù)據(jù)位寬為３２ｂｉｔｓ，數(shù)據(jù)位輸入??ｄ＿ｉ為“３２’ｈ０００００００２”時(shí)，校驗(yàn)位輸出�。浚擤枮椤埃保病瑁粒罚病�。將通過了功能驗(yàn)證的ＨＤＬ??代碼進(jìn)行數(shù)字邏輯綜合以及數(shù)字后端自動(dòng)布局布線后可得到如圖４．３所示的Ｂｃｈ編??碼模塊版圖，編碼模塊版圖大小為２０２．２２０ｕｍ＊１２０．０２０ｕｍ。編碼模塊的時(shí)序約束速??度控制在ｌＯＯＭｈｚ，布局布線后功耗為１．６ｍＷ。??［Ｓａｍｅ?：杳，—Ｃｕｒｓｏｒ￣￣［Ｉ０，０００ｐｓ?｜２０，０００ｐｓ?丨?３０

【參考文獻(xiàn)】：
期刊論文
[1]面向NAND Flash存儲(chǔ)的糾錯(cuò)編碼技術(shù)概述[J]. 彭福來,于治樓,陳乃闊,耿士華,畢研山.  計(jì)算機(jī)與現(xiàn)代化. 2017(11)
[2]基于Cadence軟件下的SRAM 6T存儲(chǔ)單元的介紹與設(shè)計(jì)[J]. 張斐洋.  中國新通信. 2017(22)
[3]基于BCH碼的NAND Flash糾錯(cuò)算法設(shè)計(jì)與實(shí)現(xiàn)[J]. 陳昭林,張晉寧,沈輝.  電子測量技術(shù). 2017(03)
[4]基于ECC校驗(yàn)碼的存儲(chǔ)器可擴(kuò)展自修復(fù)算法設(shè)計(jì)[J]. 任秀江,謝向輝,施晶晶.  計(jì)算機(jī)工程與科學(xué). 2017(02)
[5]一種交織漢明碼編譯碼器設(shè)計(jì)及其FPGA實(shí)現(xiàn)[J]. 莊燦,石和榮,齊永.  電子測量技術(shù). 2017(01)
[6]航空輻射環(huán)境SRAM存儲(chǔ)芯片單粒子翻轉(zhuǎn)實(shí)驗(yàn)綜述[J]. 王鵬,張道陽,薛茜男.  電子技術(shù)應(yīng)用. 2016(07)
[7]基于CCS的（7,4）漢明碼的編譯碼設(shè)計(jì)[J]. 夏志達(dá),李麗華,張龍.  艦船電子工程. 2016(04)
[8]Implementation and verification of different ECC mitigation designs for BRAMs in flash-based FPGAs[J]. 楊振雷,王曉輝,張戰(zhàn)剛,劉杰,蘇弘.  Chinese Physics C. 2016(04)
[9]抗單粒子翻轉(zhuǎn)的雙端口SRAM定時(shí)刷新機(jī)制研究[J]. 陳晨,陳強(qiáng),林敏,楊根慶.  微電子學(xué). 2015(04)
[10]宇航用靜態(tài)隨機(jī)存儲(chǔ)器驗(yàn)證方法研究與應(yīng)用[J]. 肖愛斌,王斐堯,王文炎,雋揚(yáng),張雷浩,張皓源.  電子與封裝. 2015(05)

博士論文
[1]納米級(jí)SRAM單粒子翻轉(zhuǎn)效應(yīng)及其誘導(dǎo)的軟錯(cuò)誤研究[D]. 李鵬.國防科學(xué)技術(shù)大學(xué) 2016
[2]有限域上常循環(huán)碼的研究[D]. 陳博聰.華中師范大學(xué) 2013

碩士論文
[1]SRAM存儲(chǔ)單元抗單粒子翻轉(zhuǎn)研究[D]. 丁朋輝.安徽大學(xué) 2017
[2]抗輻照SOI MOSFET模型研究[D]. 張鈺青.杭州電子科技大學(xué) 2015
[3]基于SOC Encounter的ASIC芯片后端設(shè)計(jì)研究[D]. 駱禮廳.西安電子科技大學(xué) 2014
[4]基于Encounter的深亞微米布局設(shè)計(jì)和布線方法研究[D]. 田曉萍.西安電子科技大學(xué) 2014
[5]數(shù)字集成電路設(shè)計(jì)方法的研究[D]. 孔德立.西安電子科技大學(xué) 2012



本文編號(hào)：3393925