隨著數(shù)字音視頻產(chǎn)業(yè)的發(fā)展和音視頻編解碼技術(shù)的進(jìn)步,對(duì)視頻解碼器硬件設(shè)計(jì)的要求越來(lái)越高。解碼過(guò)程中大量的中間數(shù)據(jù)是靠存儲(chǔ)器來(lái)處理的,SDRAM的固有性質(zhì)以及高清視頻解碼中龐大的數(shù)據(jù)量,決定了要實(shí)現(xiàn)高清實(shí)時(shí)解碼必須最大限度的提高SDRAM的數(shù)據(jù)訪(fǎng)問(wèn)效率,這就要求設(shè)計(jì)一種可行并且高效的SDRAM控制方案。 本論文根據(jù)AVS和H.264高清視頻解碼的特點(diǎn),結(jié)合動(dòng)態(tài)存儲(chǔ)器的特性,對(duì)高清視頻解碼系統(tǒng)中存儲(chǔ)器的調(diào)度優(yōu)化進(jìn)行了分析,并通過(guò)中科院研究項(xiàng)目“風(fēng)芯”系列芯片的設(shè)計(jì),詳細(xì)介紹了視頻解碼芯片的設(shè)計(jì)過(guò)程。通過(guò)采用內(nèi)存圖像地址的重映射、各個(gè)模塊向存儲(chǔ)器請(qǐng)求的訪(fǎng)問(wèn)次序的協(xié)調(diào)優(yōu)化、讀寫(xiě)次序的適當(dāng)協(xié)調(diào)、用狀態(tài)預(yù)測(cè)的方式進(jìn)行高效的多管道協(xié)調(diào)控制以及消除空閑狀態(tài)周期等多個(gè)方法,分別針對(duì)SDR SDRAM和DDR SDRAM,設(shè)計(jì)了多bank協(xié)調(diào)操作的存儲(chǔ)器接口模塊。 經(jīng)驗(yàn)證,本論文設(shè)計(jì)的存儲(chǔ)器接口模塊的數(shù)據(jù)通訊效率完全滿(mǎn)足AVS及H.264高清視頻解碼需要,在解碼過(guò)程中能達(dá)到80%以上的數(shù)據(jù)通訊率。該設(shè)計(jì)也可用于其他對(duì)存儲(chǔ)器效率要求較高的場(chǎng)合。 

【文章來(lái)源】：合肥工業(yè)大學(xué)安徽省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：66 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

基于HDL的數(shù)字IC設(shè)計(jì)流程

性和空域相關(guān)性，采用具有針對(duì)性的預(yù)測(cè)技術(shù)和補(bǔ)償技術(shù)，再加上其他一些壓縮工具來(lái)實(shí)現(xiàn)的。圖2一2和2一3是視頻編碼器和解碼器的模型，分別表示出了視頻壓縮和解壓縮的基本流程。圖2一視頻解碼器模型在視頻編碼器模型中，當(dāng)前編碼圖像Fn中的當(dāng)前處理塊或者采用幀間(Inte)r的運(yùn)動(dòng)預(yù)測(cè)和運(yùn)動(dòng)補(bǔ)償，或者采用幀內(nèi)(Intr)a預(yù)測(cè)方式，兩種預(yù)測(cè)方式中，當(dāng)前塊和預(yù)測(cè)塊相減所產(chǎn)生的殘差數(shù)據(jù)都進(jìn)入變換和量化單元，再經(jīng)過(guò)重排序

.2.32SDRAM的結(jié)構(gòu)以及接口先以SDRSDRAM為例來(lái)介紹動(dòng)態(tài)存儲(chǔ)器的接口和內(nèi)部結(jié)構(gòu)。圖2一4是Mciorn公司的一種SDRSDRAM內(nèi)存的結(jié)構(gòu)示意圖，其接口有如下幾類(lèi):圖2一4Mieron公司的SDRAM結(jié)構(gòu)示意圖1.時(shí)鐘接口:CKE和CLKCLK接口給SDRAM提供同步時(shí)鐘信號(hào)，它是由系統(tǒng)時(shí)鐘驅(qū)動(dòng)的。SDRAM中所有命令，地址的輸入都是在CLK的上升沿采樣傳輸，SDRAM內(nèi)部對(duì)數(shù)據(jù)的操作也是以CLK提供的時(shí)鐘為基準(zhǔn)。CKE是標(biāo)志cLK有效的一個(gè)信號(hào)，在CKE為低時(shí)，時(shí)鐘信號(hào)無(wú)效并且SDRAM進(jìn)入省電模式。如果系統(tǒng)發(fā)出REFRESH指令，則存儲(chǔ)器進(jìn)入自刷新?tīng)顟B(tài)

【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的DDR SDRAM控制器的實(shí)現(xiàn)[J]. 吳健軍,初建朋,賴(lài)宗聲.  微計(jì)算機(jī)信息. 2006(02)
[2]視頻解碼器驗(yàn)證板的DDR SDRAM控制器的實(shí)現(xiàn)[J]. 昝春華,林濤,焦孟草,周開(kāi)倫.  現(xiàn)代電子技術(shù). 2005(24)
[3]基于AMBA總線(xiàn)的DDR2 SDRAM控制器研究與實(shí)現(xiàn)[J]. 張凱,李云崗.  微電子學(xué)與計(jì)算機(jī). 2005(09)
[4]總線(xiàn)數(shù)據(jù)寬度可配置DDR傳輸?shù)腇PGA設(shè)計(jì)與實(shí)現(xiàn)[J]. 劉勤讓,鄔江興.  計(jì)算機(jī)工程與應(yīng)用. 2005(12)
[5]DDR2 SDRAM控制器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 趙天云,王洪迅,郭雷,畢篤彥.  微電子學(xué)與計(jì)算機(jī). 2005(03)
[6]使用Verilog實(shí)現(xiàn)基于FPGA的SDRAM控制器[J]. 曹華,鄧彬.  今日電子. 2005(01)
[7]多路讀寫(xiě)的SDRAM接口設(shè)計(jì)[J]. 趙丕鳳,徐元欣,趙亮,李式巨.  電子技術(shù)應(yīng)用. 2002(09)
[8]SDRAM視頻存儲(chǔ)控制器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 羅玉平,施業(yè)斌,尹社廣,陳海濤.  微型機(jī)與應(yīng)用. 2002(09)

碩士論文
[1]MPEG4視頻解碼系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 程培星.西安電子科技大學(xué) 2005
[2]H.264視頻編碼標(biāo)準(zhǔn)的研究與優(yōu)化實(shí)現(xiàn)[D]. 張帆.清華大學(xué) 2004



本文編號(hào)：3385345