閃存控制器是固態(tài)盤中的關(guān)鍵器件。許多電子設(shè)備使用CF卡、SD卡等存儲(chǔ)設(shè)備保存數(shù)據(jù)。所有這些固態(tài)卡的心臟就是閃存控制器。固態(tài)盤由于具有高可靠性和高性能的特點(diǎn)而被廣泛應(yīng)用于工業(yè)控制、航天、航空等領(lǐng)域�；诖罅酷槍涌�、閃存控制電路的測試與分析后,本論文提出了一種構(gòu)造閃存控制器的新方法。論文中逐一展開總體設(shè)計(jì)、詳細(xì)計(jì)劃和測試的描述。閃存控制器在固態(tài)盤中占有相當(dāng)重要的位置,這一技術(shù)的掌握使得我們能夠開發(fā)、生產(chǎn)固態(tài)盤。 

【文章來源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：68 頁

【學(xué)位級別】：碩士

【部分圖文】：

Flash初始化流程圖

圖 4.3 IDE 接口邏輯單元框圖如圖 4.3 所示，IDE 接口邏輯單元主要由三部分組成，IDE 時(shí)序控制模塊和控制管理單元。IDE 時(shí)序模塊負(fù)責(zé)解析 IDE 接口時(shí)據(jù)的接收和發(fā)送的時(shí)序，BARM 讀寫控制模塊負(fù)責(zé)完成對 BRA，控制管理單元協(xié)調(diào)這兩部分工作，實(shí)現(xiàn)完整的的 IDE 接口的.2 硬件接口及內(nèi)部寄存器定義表 4.1 定義了 IDE 接口邏輯單元的硬件接口信號定義，包括了內(nèi)部數(shù)據(jù)、控制信號。表 4.2 描述了 IDE 寄存器的地址定義。表 4.1 IDE 接口邏輯單元硬件接口定義信號名稱 輸入輸出效 寬有 位備注電平sClk I 1 FPGA 系統(tǒng)時(shí)鐘C_Rest I L O 該模塊送給 PPC 復(fù)位系統(tǒng)信號

閃存控制器研究與設(shè)計(jì) 命 理該模塊首先接收命令參數(shù)，并將參數(shù)值寫入 寄 中 給 Pow讀 等 應(yīng) PowerPC 處理完后， 讀命令模塊從雙口 RA數(shù) 數(shù) 送 處理流程 圖 4 示IDE 讀 令處 模塊到 IDE 存器 ，然后請求并 待回 ，待 IDE據(jù)并將 據(jù)發(fā) 到 IDE 總線上。 圖如 .5 所 ：

【參考文獻(xiàn)】：
期刊論文
[1]基于VxWorks的PCI設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)與實(shí)現(xiàn)[J]. 蔣景紅,馮欣欣,何國建,蔡惠智.  測控技術(shù). 2007(09)
[2]FRAM——單芯片全能存儲(chǔ)技術(shù)[J]. Mike Alwais.  電子設(shè)計(jì)應(yīng)用. 2007(05)
[3]基于FPGA的前向糾錯(cuò)算法[J]. 沈楊豪,李廣軍.  國外電子元器件. 2006(02)



本文編號：3381057