鐵電存儲(chǔ)器是一類(lèi)以具有鐵電性的特殊材料制備的器件作為存儲(chǔ)單元的存儲(chǔ)器,它同時(shí)兼具了隨機(jī)訪(fǎng)問(wèn)存儲(chǔ)器的高讀寫(xiě)速度和只讀存儲(chǔ)器的非易失性存儲(chǔ)優(yōu)點(diǎn),填補(bǔ)RAM和ROM之間的空缺。隨著集成電路制程的進(jìn)步,存儲(chǔ)器芯片中的存儲(chǔ)單元尺寸越來(lái)越小,使得存儲(chǔ)器中的存儲(chǔ)陣列等電路在制造過(guò)程中更易受到非理想因素的影響而出現(xiàn)電路缺陷,進(jìn)而可能使存儲(chǔ)器出現(xiàn)存儲(chǔ)功能故障。本文第二章以此為出發(fā)點(diǎn),借助電路仿真,探究了鐵電存儲(chǔ)器的存儲(chǔ)陣列中可能發(fā)生的物理缺陷,以及這些物理缺陷對(duì)應(yīng)的故障表現(xiàn)形式,并結(jié)合鐵電存儲(chǔ)器的工作原理對(duì)相應(yīng)故障的發(fā)生機(jī)理作了詳細(xì)分析。在存儲(chǔ)器的生產(chǎn)中,由于缺陷存儲(chǔ)單元的存在,導(dǎo)致制得的存儲(chǔ)器芯片中存在具有存儲(chǔ)功能故障的芯片。為了降低制造成本,在存儲(chǔ)器電路的設(shè)計(jì)中常常會(huì)預(yù)留一部分冗余存儲(chǔ)單元用于替換故障的存儲(chǔ)單元,以修復(fù)失效的存儲(chǔ)器芯片,提高良率。隨著存儲(chǔ)器容量的不斷提升,存儲(chǔ)陣列的規(guī)模也不斷擴(kuò)大,隨之涌現(xiàn)出諸多新的存儲(chǔ)陣列電路架構(gòu)。然而傳統(tǒng)的基于熔絲編程的冗余修復(fù)方案在一些采用陣列分塊設(shè)計(jì)的存儲(chǔ)器應(yīng)用中,存在不能在子陣列塊之間共享冗余存儲(chǔ)資源、冗余存儲(chǔ)資源利用不充分以及修復(fù)成功率偏低等不足。針對(duì)這些... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：92 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

PZT晶體的晶胞結(jié)構(gòu)示意圖

電子科技大學(xué)碩士學(xué)位論文58HIT_FLAG和匹配地址M_ADDR的狀態(tài)與預(yù)期相符；同時(shí)，當(dāng)存在數(shù)據(jù)匹配關(guān)系時(shí)，ROM可以正確輸出對(duì)應(yīng)的CFG_DATA。實(shí)現(xiàn)的功能與基于動(dòng)態(tài)配置的冗余修復(fù)方案對(duì)TCAM和ROM的功能需求相符。圖4-10TCAM與ROM的仿真結(jié)果4.4行地址譯碼邏輯的設(shè)計(jì)在前面的介紹中提到，本文設(shè)計(jì)的鐵電存儲(chǔ)器存儲(chǔ)陣列電路中，分配給全局字線(xiàn)尋址的存儲(chǔ)器訪(fǎng)問(wèn)地址字段為Addr[13:11]和Addr[10:2]，這兩個(gè)地址字段包含的地址線(xiàn)位寬為12bit，將交由圖4-5中的可編程行譯碼器組進(jìn)行行地址譯碼，其輸出的普通全局字線(xiàn)G_WL的數(shù)量為4096條。由于該地址字段包含的地址線(xiàn)位數(shù)較多，譯碼規(guī)模較大，為了更加高效地對(duì)這兩個(gè)地址字段實(shí)現(xiàn)譯碼，減小關(guān)鍵路徑延遲，本文設(shè)計(jì)了一種采用多級(jí)層次化譯碼的可編程行譯碼器組，其內(nèi)部的層次化結(jié)構(gòu)由圖4-11~圖4-15給出。該可編程行譯碼器組的設(shè)計(jì)中，將地址字段

第四章鐵電存儲(chǔ)器及故障修復(fù)電路的設(shè)計(jì)與實(shí)現(xiàn)65賦值及譯碼邏輯如圖4-18所示。同樣的，當(dāng)且僅當(dāng)CAC_CFG中的工作模式指令位為有效狀態(tài)且HIT_FLAG也為有效狀態(tài)時(shí)，MUX選擇CAC_CFG中包含的配置數(shù)據(jù)作為CG_SEL；其余情況下，則將訪(fǎng)問(wèn)地址字段Addr[16:14]賦給CG_SEL。隨后，3-8譯碼器將對(duì)CG_SEL信號(hào)譯碼，并將譯碼得到的One-hot編碼形式的子陣列選擇信號(hào)BLOCK_SEL輸出，用于指示各個(gè)縱向子陣列小組和靈敏放大器組的工作狀態(tài)。圖4-17靈敏放大器的仿真波形Addr[16:14]CG_SEL[2:0]01CAC_CFGSELMUXHIT_FLAGBLOCK_SEL[7:0]3-8譯碼器圖4-18縱向子陣列小組尋址邏輯示意圖結(jié)合橫向子陣列小組和縱向子陣列小組的尋址邏輯，給出圖4-5中靈敏放大器

【參考文獻(xiàn)】：
期刊論文
[1]后道互連工藝中鎢塞和金屬空洞的研究[J]. 顧學(xué)強(qiáng).  集成電路應(yīng)用. 2019(07)
[2]基于55 nm工藝大容量EFUSE燒寫(xiě)特性研究[J]. 武建宏,左衛(wèi)松.  集成電路應(yīng)用. 2018(06)
[3]幾種新型非易失存儲(chǔ)器的原理及發(fā)展趨勢(shì)[J]. 蔣明曦,劉春巖.  微處理機(jī). 2014(02)
[4]淺談航天領(lǐng)域中的鐵電存儲(chǔ)器[J]. 趙添,張英杰,任思穎.  科技創(chuàng)新導(dǎo)報(bào). 2010(36)
[5]應(yīng)用于FRAM的集成鐵電電容的研究[J]. 蔡道林,李平,張樹(shù)人,翟亞紅,阮?lèi)?ài)武,劉勁松,陳彥宇,歐陽(yáng)帆.  壓電與聲光. 2008(01)
[6]鐵電電容工藝與標(biāo)準(zhǔn)CMOS工藝兼容性研究[J]. 翟亞紅,李平,張樹(shù)人,楊成韜,阮?lèi)?ài)武,蔡道林,歐陽(yáng)帆,陳彥宇.  壓電與聲光. 2007(05)
[7]存儲(chǔ)器芯片激光修正技術(shù)及其應(yīng)用[J]. 高華.  中國(guó)集成電路. 2002(09)

碩士論文
[1]Mn1-2xIrxWO4多鐵性與Ca3(Ti1-xMnx)2O7鐵電性的研究[D]. 王宏偉.南京大學(xué) 2019
[2]版圖光刻工藝熱點(diǎn)快速檢測(cè)及修復(fù)技術(shù)研究[D]. 朱忠華.上海交通大學(xué) 2016
[3]高性能低功耗TCAM研究與實(shí)現(xiàn)[D]. 鄭善興.大連理工大學(xué) 2016
[4]嵌入式存儲(chǔ)器可測(cè)性設(shè)計(jì)及片上修復(fù)技術(shù)研究[D]. 常海礁.西安電子科技大學(xué) 2013
[5]鈦酸鋇和鈦酸鍶鋇納米顆粒的制備、晶體結(jié)構(gòu)及微波吸收性能的研究[D]. 夏峰.復(fù)旦大學(xué) 2012
[6]低冗余存儲(chǔ)器相鄰雙錯(cuò)誤糾正碼設(shè)計(jì)[D]. 田歡.哈爾濱工業(yè)大學(xué) 2011
[7]深亞微米集成電路互連電阻異常分析及其解決方法[D]. 黃立凝.復(fù)旦大學(xué) 2010
[8]若干鐵電體的磁學(xué)性質(zhì)和極化特性的第一性原理研究[D]. 曹丹.湖南大學(xué) 2009
[9]銅互連工藝缺陷模式及其對(duì)集成電路良率的影響[D]. 孫宏.復(fù)旦大學(xué) 2009



本文編號(hào)：3374421