隨著手持移動設(shè)備的蓬勃發(fā)展,人們對SOC中高性能嵌入式DRAM提出了更多的要求。不僅需要其仍然保留在記憶密度和電路功耗上的固有優(yōu)勢,又希望在速度和邏輯工藝兼容性上可以媲美SRAM。同時如何改善數(shù)據(jù)保持時間、提高數(shù)據(jù)可訪問率以及增強抗軟錯誤的能力也是亟待解決的問題。無電容動態(tài)隨機存儲器作為下一代嵌入式存儲器的有力候選者之一,已經(jīng)成為目前新型存儲器設(shè)計中的重要研究方向,這主要是由于其在性能上所具有的突出優(yōu)點。尤其是增益單元（gain cell）存儲器,目前在國際上和國內(nèi)已經(jīng)有多家研究機構(gòu)和公司投入力量開展研究,足以說明其重要性。本論文通過對傳統(tǒng)增益單元版圖的優(yōu)化,使其單元尺寸僅為同代6T SRAM的40%,同時采用一些結(jié)構(gòu)和工藝的技巧增大存儲電容并抑制漏電,使數(shù)據(jù)保持時間提高近20倍。并利用該存儲器單元讀寫端口分離的結(jié)構(gòu)和操作特性,提出了一種新型的交錯刷新技術(shù),這種技術(shù)可以在不犧牲較大面積的情況下實現(xiàn)100%的數(shù)據(jù)訪問率。另外,為了應(yīng)對單元向更小的工藝縮放時可能出現(xiàn)的高軟錯誤問題,又提出一種行式校驗糾錯的ECC架構(gòu),既減小了原本ECC校驗單元和相應(yīng)讀寫電路部分的面積,同時有效改善了數(shù)據(jù)的可... 

【文章來源】：復(fù)旦大學上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：81 頁

【學位級別】：碩士

【部分圖文】：

OI’u’n和65nln工藝下多比特軟錯誤占總軟錯誤的概率

A、 1T--SRAM[14]Mosys公司提出的 1T-SRAM單元，包括一個電容和一個訪問管，與平面DRAM單元非常相似，只是用一個MOS結(jié)構(gòu)代替了DRAM的電容，如圖2一1所示，這種單元的面積只有傳統(tǒng)SRAM單元的1/2到1/3，并且容易按比例縮小。利用MOS管本身的電容特性進行電荷存儲，從而設(shè)計出與CMOS工藝兼容的eDRAM產(chǎn)品。 1T-SRAM在任天堂的 Gamecube和Wii游戲機獲得非常經(jīng)典的成功。但是這種MOS電容能夠存儲的電荷比較少，需要專門的線性偏置電路來進行補償，軟誤差率sER也較高。后來，Mosys又提出 1T--Q的思路，在于改進先進工藝下電容的品質(zhì)

嵌入式增益單兒存儲器針對數(shù)據(jù)可訪問率和抗軟錯誤能力的設(shè)計研究B·ZT-SRAM[15]GigaDevice提出的dySRAMTM(俗稱:ZT-sRAM)，也基于標準邏輯工藝，沒有任何附加的工藝步驟和光照。它的結(jié)構(gòu)由IT-SRAM發(fā)展而來，其單元也非常類似DRAM，但是其存儲單元采用互補對稱的結(jié)構(gòu)，利用2個晶體管電容作鏡像存儲，其單元結(jié)構(gòu)參見圖2一2。同時接口采用的是SRAM接口，不僅加快了存儲器的操作速度，而鳳接口簡單，對于客戶而言，使用非常的方便。ZT-SRAM不需要額外的冗余單元，而且相比于IT-SRAM而言有更高的穩(wěn)定性，更低的功耗，以及可實現(xiàn)不同大小和形狀，靈活易用，滿足各個領(lǐng)域特別是低功耗領(lǐng)域的不同要求。但是其單元面積相對較大，功耗和控制復(fù)雜度相對較高，也在一定程度上限制了其發(fā)展。

【參考文獻】：
期刊論文
[1]嵌入式存儲器發(fā)展現(xiàn)狀[J]. 薛霆,李紅.  中國集成電路. 2007(10)
[2]嵌入式存儲器面面觀[J]. 汪東.  今日電子. 2005(12)
[3]α粒子在大規(guī)模集成電路中引起的軟誤差及降低軟誤差的措施[J]. 艾延寶.  雞西大學學報. 2003(03)



本文編號：3370031