BISR的本質(zhì)是自動(dòng)實(shí)現(xiàn)電路內(nèi)部糾錯(cuò)的功能。為監(jiān)督SRAM中176bit寬的并行數(shù)據(jù),本文提出一種基于擴(kuò)展?jié)h明碼的BISR電路優(yōu)化技術(shù)。本文工作主要目標(biāo)有二:一是基于XOR運(yùn)算的可交換性原理來(lái)構(gòu)造可合并項(xiàng)的特征圖,梳理XOR-Tree之后盡量共用電路單元,比較優(yōu)化前和優(yōu)化后所需要的XOR數(shù);二是應(yīng)用TSMC 90nm工藝庫(kù),在優(yōu)化XOR-Tree的基礎(chǔ)上,進(jìn)行物理層設(shè)計(jì)電路,詳細(xì)地分析與改進(jìn)具體的設(shè)計(jì)。論文的主要內(nèi)容有四:（1）研究了ECC技術(shù)的發(fā)展歷史以及ECC技術(shù)目前所取得的成就,分析了目前技術(shù)的主要優(yōu)缺點(diǎn),達(dá)到了對(duì)ECC技術(shù)的基本掌握;（2）針對(duì)目前主流的編解碼技術(shù),通過(guò)分析項(xiàng)目的實(shí)際情況,比較幾種算法;（3）參考前人所做工作,設(shè)計(jì)出輸入輸出陣列圖,以便分析XOR-Tree結(jié)構(gòu),在保證電路功能不變的情況下,精簡(jiǎn)電路所使用的邏輯單元;（4）對(duì)電路進(jìn)行了物理層次設(shè)計(jì),主要針對(duì)時(shí)序、面積以及功耗進(jìn)行了分析和優(yōu)化,對(duì)比了優(yōu)化前和優(yōu)化后的結(jié)果,指出了進(jìn)一步優(yōu)化電路的建議和想法。仿真結(jié)果的關(guān)鍵數(shù)據(jù)顯示,時(shí)延與面積分別降低了約28%和約35%,功耗也有顯著的降低,約36%。最終版圖后時(shí)延為1.... 

【文章來(lái)源】：蘇州大學(xué)江蘇省 211工程院校

【文章頁(yè)數(shù)】：63 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

SoC中各種邏輯的比重

圖 1-3 rSRAM 結(jié)構(gòu)照片面積以及制造成本都沒(méi)有受到太大的影響。這些電容儲(chǔ)存單元時(shí)所需的電荷數(shù)量，因而降低了在任何給定nm 技術(shù)制造出含有 rSRAM 新單元的測(cè)試芯片，并對(duì)輻射被測(cè)試的芯片，同時(shí)，測(cè)量出了最終的軟故障由美國(guó)著名的 Los Alamos 國(guó)家實(shí)驗(yàn)室中子散射中心的軟故障發(fā)生率比常規(guī) SRAM 單元低大約 250 倍且，幾乎可以完全抵抗由中子引發(fā)的軟故障。 rSRAM 技術(shù)在制造上暫時(shí)不具有通用性，并且，不能夠大范圍的推廣。

.1 解析冗余思想所謂解析冗余，是指被診斷對(duì)象的可測(cè)變量之間（例如輸入與輸出間、輸出與輸間，以及輸入與輸入間）存在著的冗余函數(shù)關(guān)系。一般而言，冗余是將相同的功能計(jì)在兩個(gè)或兩個(gè)以上位置中，如果一個(gè)地方的數(shù)據(jù)有問(wèn)題，另外一個(gè)地方的數(shù)據(jù)就自動(dòng)承擔(dān)起，修復(fù)有問(wèn)題數(shù)據(jù)的任務(wù)，使系統(tǒng)正常運(yùn)轉(zhuǎn)。在出現(xiàn)問(wèn)題的時(shí)候，需要開(kāi)始設(shè)置的冗余進(jìn)行解析，以獲得正確的數(shù)據(jù)[24-25]。解析冗余的原理如圖 2-1 所示。首先，原始數(shù)據(jù)會(huì)有兩個(gè)作用，一是存儲(chǔ)在器件面；另外，通過(guò)一定的算法計(jì)算出冗余項(xiàng)。此時(shí)，冗余項(xiàng)也會(huì)在存儲(chǔ)在器件里面是在另外一個(gè)位置。在需要存儲(chǔ)的數(shù)據(jù)時(shí)，需要同時(shí)將存儲(chǔ)數(shù)據(jù)和冗余項(xiàng)讀取出來(lái)，再通過(guò)解析冗余法，將正確的數(shù)據(jù)解算出來(lái)，然后才能被上一級(jí)系統(tǒng)應(yīng)用。


本文編號(hào)：3365433