發(fā)布時間：2021-08-17 13:13

　　現(xiàn)代信息處理系統(tǒng)的發(fā)展使得系統(tǒng)中需要處理的信息量越來越大,信息交換的速度越來越快,各種單元與信息處理部分的信息交互也變的越來越復(fù)雜。高速串行總線技術(shù)不僅可以顯著提高系統(tǒng)中數(shù)據(jù)傳輸?shù)乃俣?并且由于技術(shù)前沿、擴展性強、發(fā)展?jié)摿Υ蟮葍?yōu)勢使其在民用和軍用等領(lǐng)域得到了廣泛得研究和應(yīng)用。本論文在對串行總線通信理論和高速數(shù)字電路系統(tǒng)設(shè)計理論等相關(guān)內(nèi)容進行分析和研究的基礎(chǔ)上,根據(jù)項目的具體要求完成了系統(tǒng)的總體設(shè)計,提出了系統(tǒng)的各項技術(shù)指標,對系統(tǒng)的數(shù)據(jù)處理部分、時鐘部分、電源部分和連接器等各部分的設(shè)計和對器件的選取進行了說明:在FPGA前仿真工作的基礎(chǔ)上完成了原理圖的設(shè)計;進行了全面的高速印制電路板設(shè)計的LineSim前仿真及BoardSim后仿真,進而完成了系統(tǒng)各個印制電路板的設(shè)計及實現(xiàn)。通過上述這些工作,完成了整個系統(tǒng)硬件平臺的搭建。同時,本論文在系統(tǒng)硬件平臺的基礎(chǔ)上完成了系統(tǒng)邏輯結(jié)構(gòu)的設(shè)計,對系統(tǒng)的邏輯接口和系統(tǒng)的邏輯分層進行了說明;設(shè)計了系統(tǒng)測試平臺,并利用測試平臺對整個系統(tǒng)進行了功能驗證。通過對測試數(shù)據(jù)的分析,可以驗證該系統(tǒng)實現(xiàn)了單通道1Gbps高速串行總線通信能力。最后,對該系統(tǒng)在性能上存... 

【文章來源】：哈爾濱工程大學(xué)黑龍江省 211工程院校

【文章頁數(shù)】：82 頁

【學(xué)位級別】：碩士

【部分圖文】：

EP2530F672C4引腳分布圖

境確保概念設(shè)計階段電路功能和性能滿足設(shè)計指標，從而減少因失誤導(dǎo)致的設(shè)計反復(fù)。圖3.17是本文設(shè)計的原理圖中的一張，整個系統(tǒng)的原理圖設(shè)計都是在這樣的工作環(huán)境下完成的。

制電路板的各仿真內(nèi)容類似。首先，在HyPerlynX環(huán)境下，導(dǎo)入FPGA的IBIs模型，并設(shè)置相應(yīng)的管腳類型。然后，對整個印制電路版的層疊特性進行設(shè)定，如圖3.18所示。廠廠創(chuàng)」止 止 止巨……l到 到 到 到妞妞到 到國國l到 到}咧 咧 幾 幾幾.，.，.知 ....1，，......二 二t卜通心七...皿甘 甘 ，.呂 ttt1.....‘.‘二望麥推 推 ...........，， ， ， .口.t九 九月..口 ................卜---.以00之 之 ...........… … ….一..

【參考文獻】：
期刊論文
[1]高速PCB串擾分析及其最小化[J]. 喬洪.  中國集成電路. 2007(04)
[2]高速數(shù)字電路中信號反射的分析及解決方案[J]. 畢明,陳光,謝永樂.  中國測試技術(shù). 2007(01)
[3]基于信號完整性理論的PCB仿真設(shè)計與分析研究[J]. 陳偉,姚天任,黃秋元,王桂瓊.  武漢理工大學(xué)學(xué)報(交通科學(xué)與工程版). 2005(02)
[4]高速電路的信號完整性分析[J]. 孫宇貞.  電子技術(shù)應(yīng)用. 2005(03)
[5]高速數(shù)字電路中的信號完整性問題[J]. 孫靖國,牛文生,劉東.  航空計算技術(shù). 2001(04)

碩士論文
[1]高速印刷電路板的設(shè)計及DDR2仿真[D]. 張輝.蘭州大學(xué) 2007



本文編號：3347834