CORDIC算法通過簡單的加法和移位操作就可以完成三角函數(shù)、指數(shù)函數(shù)和對數(shù)函數(shù)等超越函數(shù)的計算,且該算法是一種規(guī)則化的算法,結(jié)構(gòu)簡單,可以很容易在硬件上實現(xiàn)。目前CORDIC算法已經(jīng)被成功地應(yīng)用于FFT、DCT等數(shù)字信號處理等領(lǐng)域。本論文將研究設(shè)計一種專用的高性能數(shù)字協(xié)處理器,該協(xié)處理器的設(shè)計目標是超高速運算一些特定超越函數(shù)。而不是處理所有的數(shù)字運算,從而將簡單的數(shù)字運算交給通用CPU去處理,這樣就可以使用低廉的成本達到專用的高速實時信號處理要求,并且同時設(shè)計嵌入式的協(xié)處理器的性能測試系統(tǒng),該系統(tǒng)可以準確的測量協(xié)處理器的單次運算時間、突發(fā)式多次運算時間及協(xié)處理器的平均工作電流。本課題的創(chuàng)新點在于,對協(xié)處理器的低功耗、高性能設(shè)計方面提出了動態(tài)數(shù)字電路的概念。將CORDIC算法的三種硬件實現(xiàn)模式:順序計算模式、并行級聯(lián)模式、管道流水線模式分時加載到FPGA的相同邏輯單元之中,在不增加硬件資源的情況下,將低功耗和高性能有機結(jié)合到一塊FPGA之中,為該系統(tǒng)的實際應(yīng)用帶來了廣闊的前景。本課題研究的高性能專用數(shù)字協(xié)處理器及其測試系統(tǒng)分為以下幾個部分:1.基于FPGA的高性能低功耗數(shù)字協(xié)處理器硬件系... 

【文章來源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：102 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 引言
    1.2 課題的選題依據(jù)與意義
    1.3 國內(nèi)外研究現(xiàn)狀
    1.4 課題的研究內(nèi)容及目標
    1.5 論文結(jié)構(gòu)
第二章 CORDIC 算法
    2.1 CORDIC 算法的定義
    2.2 CORDIC 原理
        2.2.1 計算模式
            2.2.1.1 旋轉(zhuǎn)模式
            2.2.1.2 向量模式
    2.3 CORDIC 算法的應(yīng)用
        2.3.1 CORDIC 算法在DCT 變換中的應(yīng)用
        2.3.2 CORDIC 算法在數(shù)字濾波器中的應(yīng)用
        2.3.3 CORDIC 算法在DDS 中的應(yīng)用
    2.4 CORDIC 算法的實現(xiàn)方法
    2.5 本章小結(jié)
第三章 硬件系統(tǒng)設(shè)計
    3.1 硬件需求分析
        3.1.1 協(xié)處理器內(nèi)核硬件分析
        3.1.2 ISP 電路硬件分析
        3.1.3 測試平臺硬件需求分析
    3.2 硬件器件選型
        3.2.1 協(xié)處理器系統(tǒng)硬件選型
        3.2.2 ISP 電路器件選型
        3.2.3 測試平臺硬件選型
    3.3 硬件系統(tǒng)設(shè)計與實現(xiàn)
        3.3.1 電源系統(tǒng)設(shè)計
        3.3.2 各個模塊接口設(shè)計
        3.3.3 協(xié)處理器功耗測量電路設(shè)計
        3.3.4 硬件系統(tǒng)的實現(xiàn)
    3.4 本章小結(jié)
第四章 ASIC 系統(tǒng)前端設(shè)計
    4.1 功能模塊劃分
        4.1.1 數(shù)字協(xié)處理器平臺模塊劃分
        4.1.2 ISP 電路模塊劃分
    4.2 模塊設(shè)計與功能仿真驗證
        4.2.1 CORDIC 算法內(nèi)核的設(shè)計與功能驗證
            4.2.1.1 順序計算模式實現(xiàn)
            4.2.1.2 并行級聯(lián)模式實現(xiàn)
            4.2.1.3 管道模式實現(xiàn)
            4.2.1.4 三種模式的功能仿真驗證
        4.2.2 數(shù)字協(xié)處理器接口設(shè)計與功能驗證
        4.2.3 ISP 電路設(shè)計與功能驗證
    4.3 可綜合模塊設(shè)計
        4.3.1 數(shù)字協(xié)處理器內(nèi)核的可綜合設(shè)計
        4.3.2 數(shù)字協(xié)處理器接口的可綜合設(shè)計
        4.3.3 ISP 電路的可綜合設(shè)計
    4.4 本章小結(jié)
第五章 軟件系統(tǒng)設(shè)計
    5.1 軟件需求分析
    5.2 軟件概要設(shè)計
        5.2.1 軟件系統(tǒng)結(jié)構(gòu)
        5.2.2 接口設(shè)計
        5.2.3 數(shù)據(jù)結(jié)構(gòu)設(shè)計
    5.3 軟件詳細設(shè)計與實現(xiàn)
        5.3.1 BIOS 設(shè)計
        5.3.2 驅(qū)動程序設(shè)計
        5.3.3 圖形用戶界面 GUI 程序設(shè)計
        5.3.4 應(yīng)用程序設(shè)計
        5.3.5 軟件的圖形用戶界面
    5.4 軟件系統(tǒng)測試
    5.5 本章小結(jié)
第六章 總結(jié)與展望
    6.1 工作總結(jié)
    6.2 未來發(fā)展展望
致謝
參考文獻
攻碩期間的研究成果


【參考文獻】：
期刊論文
[1]CORDIC算法在DSP算法硬件實現(xiàn)中的應(yīng)用進展[J]. 李巖,汪海明,郭士德,趙建業(yè),余道衡.  現(xiàn)代電子技術(shù). 2002(06)
[2]基于流水線CORDIC算法的三角函數(shù)發(fā)生器[J]. 李滔,韓月秋.  系統(tǒng)工程與電子技術(shù). 2000(04)
[3]采用CORDIC算法的自適應(yīng)抗干擾處理[J]. 李承陽,龔耀寰,李航.  電子科技大學(xué)學(xué)報. 1995(S1)
[4]CORDIC算法及其應(yīng)用[J]. 胡國榮,孫允恭.  信號處理. 1991(04)



本文編號：3342935