隨著數(shù)字信號處理器（DSP）應(yīng)用的不斷擴展,如何提高DSP的運算性能面臨著新的挑戰(zhàn)。SIMD架構(gòu)能充分發(fā)掘應(yīng)用的數(shù)據(jù)級并行,以較低的硬件開銷和功耗預(yù)算實現(xiàn)較高的峰值運算性能,已成為高性能DSP的主流。SIMD架構(gòu)DSP通常能高效支持地址連續(xù)或等距跨步等規(guī)則數(shù)據(jù)的向量訪存,但對廣泛存在于科學(xué)計算和工程應(yīng)用中的不規(guī)則數(shù)據(jù)訪存卻不能很好的支持。不規(guī)則訪存使得SIMD DSP訪存帶寬效率下降,降低了處理器整體運算性能,Gather/Scatter訪存技術(shù)則能有效緩解這一問題。V-DSP是課題組自主研發(fā)的高性能向量DSP內(nèi)核,本文根據(jù)該DSP向量訪存的需求,在支持其雙向量Load/Store的基礎(chǔ)上,設(shè)計了支持Gather/Scatter的向量存儲器（GSVM）,實現(xiàn)了不規(guī)則數(shù)據(jù)的向量訪存,有效擴展了向量訪存的適應(yīng)范圍,提高了帶寬效率。本文的主要工作和創(chuàng)新點體現(xiàn)在以下幾個方面:1、在分析不規(guī)則數(shù)據(jù)訪存特點的基礎(chǔ)上,提出了一種SIMD結(jié)構(gòu)的沖突緩沖器陣列設(shè)計,以緩存仲裁失敗的向量訪問請求、保證向量訪存的流水執(zhí)行;搭建GatherS/Scatter訪存分布模型和訪存沖突量化模型,給出不同SIMD寬度... 

【文章來源】：國防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁數(shù)】：82 頁

【學(xué)位級別】：碩士

【部分圖文】：

向量存儲器的Block覆蓋率

第 54 頁圖4.14 向量存儲器的Block覆蓋率圖4.15 向量存儲器的表達式覆蓋率4.3 邏輯綜合邏輯綜合（logic synthesis）是芯片設(shè)計流程中的重要環(huán)節(jié)之一，圖 4.16 所示是 ASIC 前端設(shè)計的一般流程，在完成 RTL 設(shè)計描述，開始驗證模擬的同時開始對設(shè)計進行邏輯綜合。邏輯綜合的一般過程包括翻譯、邏輯優(yōu)化和映射三個過程，對于復(fù)雜的電路設(shè)計，往往需要對代碼修改、功能驗證和邏輯綜合過程進行反復(fù)迭代才能滿足設(shè)計規(guī)范的要求[63]。綜合時首先要對綜合工具設(shè)置適當?shù)募s束條件，綜合工具根據(jù)這些約束條件和相關(guān)芯片制造商提供的標準單元庫文件，對 HDL 源碼進行翻譯解析

【參考文獻】：
博士論文
[1]向量SIMD DSP上高效矩陣運算技術(shù)研究[D]. 張凱.國防科學(xué)技術(shù)大學(xué) 2013
[2]針對不規(guī)則應(yīng)用的圖形處理器資源調(diào)度關(guān)鍵技術(shù)研究[D]. 穆帥.清華大學(xué) 2013

碩士論文
[1]32位高性能DSP SIMD向量存儲器的設(shè)計和驗證[D]. 徐沛文.國防科學(xué)技術(shù)大學(xué) 2015



本文編號：3342732