隨著集成電路工藝技術(shù)的發(fā)展,單個(gè)芯片上可集成的晶體管數(shù)目已達(dá)到10億個(gè),如何利用這些晶體管資源設(shè)計(jì)高性能處理器成為當(dāng)前重要的研究課題。多線程技術(shù)通過利用晶體管資源,開發(fā)線程級(jí)并行度來提高系統(tǒng)性能,是未來高性能處理器發(fā)展的趨勢(shì)。本文重點(diǎn)研究多線程處理器技術(shù),以挖掘程序的線程級(jí)并行、提高功能部件的利用率為切入點(diǎn),以降低設(shè)計(jì)復(fù)雜度、提升處理器的性能為研究目標(biāo),從多線程處理器的設(shè)計(jì)、同時(shí)多微線程體系結(jié)構(gòu)、存儲(chǔ)一致性模型和寄存器同步和共享等方面對(duì)龍芯2號(hào)多線程處理器進(jìn)行了深入研究。本文的主要貢獻(xiàn)及創(chuàng)新點(diǎn)如下:1.在分析當(dāng)前多線程技術(shù)的現(xiàn)狀和發(fā)展趨勢(shì)的基礎(chǔ)上,結(jié)合龍芯處理器的結(jié)構(gòu)特點(diǎn),提出龍芯2號(hào)多線程處理器設(shè)計(jì)方案,并完成了具體的微體系結(jié)構(gòu)設(shè)計(jì)以及邏輯設(shè)計(jì)。在此基礎(chǔ)上,使用0.18um CMOS工藝進(jìn)行綜合,進(jìn)行芯片性能和面積評(píng)估。龍芯2號(hào)多線程處理器擁有超標(biāo)量、同時(shí)多線程和同時(shí)多微線程三種運(yùn)行模式,允許軟件根據(jù)應(yīng)用程序進(jìn)行模式選擇,最大限度地發(fā)揮處理器的性能。2.提出一種融合同時(shí)多線程技術(shù)和微線程技術(shù)的新型體系結(jié)構(gòu)——同時(shí)多微線程,并且在龍芯2號(hào)多線程處理器中實(shí)現(xiàn)此技術(shù)。同時(shí)多微線程有效結(jié)合同... 

【文章來源】：中國(guó)科學(xué)院大學(xué)(中國(guó)科學(xué)院計(jì)算技術(shù)研究所)北京市

【文章頁數(shù)】：126 頁

【學(xué)位級(jí)別】：博士

【部分圖文】：

多標(biāo)量處理器總體結(jié)構(gòu)

不同的核——與多標(biāo)量處理器相似——相應(yīng)地把程序也分成多個(gè)跡。跡CACHE作為特別的指令CACHE，收集這些跡，捕獲動(dòng)態(tài)的指令序列。跡處理器的一個(gè)核用來執(zhí)行當(dāng)前的跡，其它的核執(zhí)行猜測(cè)的將要執(zhí)行的跡。圖2.6給出了跡處理器的結(jié)構(gòu)圖[Rotenberg97]。跡處理器利用跡CACHE產(chǎn)生推測(cè)線程，調(diào)度到空閑的處理器核中，并且采用值預(yù)測(cè)方式為每個(gè)線程生成輸入寄存器的值。跡被調(diào)度到執(zhí)行單元（PE）之后，就被保存在指令發(fā)射窗口內(nèi)。需要注意的是，指令窗口要保證把該跡完整地保留在指令窗口里面。也就是說，指令在發(fā)射完畢后仍然保存在指令窗口里，一旦檢測(cè)到它的輸入值有所變化，立即重新發(fā)射該指令及隨后相依賴的指令�？梢钥闯觯@種做法有一個(gè)前提，就是跡足夠�。�16-32條指令）。大的跡根本無法實(shí)施上述做法。這也是跡處理器與多標(biāo)量處理器最大的區(qū)別。線程的提交以跡為單位。如果跡出現(xiàn)誤預(yù)測(cè)，或出現(xiàn)數(shù)據(jù)相關(guān)，則需要重新發(fā)射后繼的跡，以保證跡間正確的依賴關(guān)系。圖 2.6 跡處理器結(jié)構(gòu)2.2.3 超線程體系結(jié)構(gòu)處理器Jenn-Yuan Tsai 等人提出超線程體系結(jié)構(gòu)（Superthreaded architecture）[Tsai96]，應(yīng)用20

第二章 多線程技術(shù)的相關(guān)研究執(zhí)行模型，允許具有數(shù)據(jù)和控制相關(guān)的線程并行執(zhí)行。線程流水快地計(jì)算和傳遞（forward）遞推數(shù)據(jù)（recurrence data）和可能的一個(gè)線程，使之可以開始執(zhí)行和檢查運(yùn)行數(shù)據(jù)的相關(guān)。由于支持和控制相關(guān)的猜測(cè)，超線程體系結(jié)構(gòu)模型可以挖掘循環(huán)級(jí)并行。如圖 2.7 所示[Tsai96]，包含多個(gè)線程處理部件（Thread ProcessinACHE 和數(shù)據(jù) CACHE。在運(yùn)行時(shí)，每個(gè)線程處理部件都有各自行數(shù)據(jù)通路，能夠同時(shí)從多個(gè)線程取指并執(zhí)行指令。與超標(biāo)量中件自動(dòng)保證指令順序和進(jìn)行數(shù)據(jù)相關(guān)檢查及傳遞不同，超線程體管理和通信指令進(jìn)行線程初始化和數(shù)據(jù)傳遞。編譯器靜態(tài)地將程分成將要在超線程體系結(jié)構(gòu)的處理部件上執(zhí)行的線程。線程處理連，進(jìn)行數(shù)據(jù)交換。超線程設(shè)計(jì)緊密耦合的處理部件，利用編譯高了單進(jìn)程的性能。


本文編號(hào)：3333201