隨著半導(dǎo)體工藝技術(shù)的進(jìn)步,片上集成多個(gè)處理器已經(jīng)成為可能。與單核處理器相比,多核處理器（CMP, Chip Multi-Processor）由于其在系統(tǒng)吞吐率、功耗效率、擴(kuò)展性等方面的優(yōu)勢,已成為主流體系結(jié)構(gòu)。多核下,應(yīng)用訪存行為多樣、片外訪問帶寬有限,“存儲墻”問題變得更加嚴(yán)重。片上存儲系統(tǒng)特別是最后一級Cache（Last Level Cache,LLC）作為緩解“存儲墻”的重要技術(shù)手段,其管理機(jī)制已成為影響多核處理器性能的關(guān)鍵因素之一。Cache替換策略的解析模型是Cache管理優(yōu)化中的重要課題,與使用模擬器模擬的方法相比,解析模型具有計(jì)算速度快、可預(yù)測多種訪存特點(diǎn)下替換策略的性能、可以針對不同應(yīng)用特點(diǎn)進(jìn)行相應(yīng)的優(yōu)化、可定量分析替換策略中各因素之間作用關(guān)系等優(yōu)勢,對于CMP片上存儲系統(tǒng)的管理與設(shè)計(jì)有著十分重要的理論指導(dǎo)意義。本課題針對目前多核Cache管理機(jī)制研究中動態(tài)插入策略應(yīng)用廣泛卻缺乏相應(yīng)理論模型支撐的問題而展開,主要取得以下研究成果:1建立了Cache動態(tài)插入策略性能評價(jià)模型—DIPM（Dynamic Insertion Policy Model）。多核下,LRU策略對L... 

【文章來源】：國防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁數(shù)】：78 頁

【學(xué)位級別】：碩士

【部分圖文】：

處理器與存儲器的性能增長差異[3]

【參考文獻(xiàn)】：
期刊論文
[1]片上多核Cache資源管理機(jī)制研究[J]. 賈小敏,張民選,齊樹波,趙天磊.  計(jì)算機(jī)科學(xué). 2011(01)
[2]多核處理機(jī)系統(tǒng)Cache管理技術(shù)研究現(xiàn)狀[J]. 所光,楊學(xué)軍.  計(jì)算機(jī)工程與科學(xué). 2010(07)
[3]多核處理器片上存儲系統(tǒng)研究[J]. 黃安文,高軍,張民選.  計(jì)算機(jī)工程. 2010(04)
[4]面向非一致Cache的智能多跳提升技術(shù)[J]. 吳俊杰,潘曉輝,楊學(xué)軍.  計(jì)算機(jī)學(xué)報(bào). 2009(10)
[5]片上非一致Cache體系結(jié)構(gòu)研究[J]. 賈小敏,黃彩霞,張民選,孫彩霞,齊樹波.  計(jì)算機(jī)工程與科學(xué). 2009(08)

博士論文
[1]多核處理器片上Cache訪問行為分析與優(yōu)化機(jī)制研究[D]. 賈小敏.國防科學(xué)技術(shù)大學(xué) 2011
[2]層次存儲的訪問分析與優(yōu)化方法研究[D]. 吳俊杰.國防科學(xué)技術(shù)大學(xué) 2009



本文編號：3303481