針對嵌入式設(shè)備對高性能處理器低功耗的需求,基于RISC-V指令集的標(biāo)準(zhǔn),提出了一種順序雙發(fā)射的超標(biāo)量處理器設(shè)計方法。處理器代號為Egret,采用九級流水線架構(gòu),支持RV32IMAFC指令集。經(jīng)過UVM驗證,Egret處理器Dhrystone性能可以達到1.76DMIPS/MHz,Coremark性能達到2.88Coremark/MHz,Whetstone性能達到0.86MWIPS/MHz。處理器在FPGA上能夠穩(wěn)定運行在100MHz。在SMIC 40nm LL工藝下,處理器頻率為600MHz,面積為1mm2。 

【文章來源】：中國集成電路. 2020,29(09)

【文章頁數(shù)】：7 頁

【部分圖文】：

Egret處理器整體結(jié)構(gòu)圖

Egret處理器采用9級指令流水線結(jié)構(gòu)，如圖2所示，分別是指令獲取，指令分發(fā)，指令執(zhí)行，寫回等四大部分。這種設(shè)計使多條指令能夠重疊地執(zhí)行，通過提高單位時間內(nèi)執(zhí)行的指令條數(shù)來提高處理器執(zhí)行程序的吞吐率，從而提高處理器的主頻。指令的發(fā)射寬度為2。支持指令雙發(fā)射對流水線的設(shè)計提出了更高的要求，增加設(shè)計復(fù)雜度。同時多級取指流水線對分支預(yù)測性能提出了更高的要求。Fetch級包含4級流水線，功能是通過I-Cache從存儲器中獲得指令包并對其進行初步拆分。在此期間，如果Cache未命中，則向總線發(fā)起讀請求，從存儲器中獲取對應(yīng)的指令包。如果Cache命中，則向處理器內(nèi)核直接返回對應(yīng)的指令包。指令包的位寬是128位，需要對其進行初步拆分，放在64位的緩存包中。

4.驗證平臺要能夠給出預(yù)期的結(jié)果，在scoreboard中的判斷標(biāo)準(zhǔn)，判斷的標(biāo)準(zhǔn)就是預(yù)期，完成預(yù)期功能實現(xiàn)的是參考模型（reference model);UVM包括transaction、interface、driver、sequence、sequencer、monitor、reference model、agent、test、env、top等部分；UVM通過犧牲簡潔性換來通用性。此方案中采用的UVM庫為UVM1.1d，使用的仿真工具為VCS，調(diào)試工具為Verdi。如圖4所示，分別介紹各個模塊的功能：


本文編號：3283989