本文關鍵詞：32位定點DSP外設的設計與驗證，由筆耕文化傳播整理發(fā)布。

【摘要】：隨著國際通信與IC行業(yè)的飛速發(fā)展，DSP技術在通信、控制、航天等技術領域的廣泛應用，DSP處理器不管從結構設計還是到工藝制造都的到了飛速的發(fā)展。因而設計具有自主知識產(chǎn)權的IP核有著重大而深遠的意義。 針對32位定點DSP的設計展開工作，主要研究重點在DSP外設的設計，完成了外設模塊SCI、片上Flash測試接口、定時器以及內(nèi)部ROM的設計。從通用32位定點DSP的角度，分析研究了32位定點DSP的結構以及外設的特點。分別對SCI串行通信接口、片上Flash測試接口，定時器以及片內(nèi)ROM的設計作了詳細的驗證。 通過對串行接口功能模塊的劃分，完成了串口控制寄存器的設計與功能描述，，實現(xiàn)了對串口的控制。完成了串口時鐘與幀同步控制器模塊的設計實現(xiàn)了任意分頻。完成了串口收發(fā)狀態(tài)機的設計實現(xiàn)了串口的收發(fā)功能。狀態(tài)的設計中采用結構化的主從狀態(tài)機實現(xiàn)，提高了串口的收發(fā)效率。 結合對Flash IP接口分析以及測試的要求，實現(xiàn)了測試接口引腳復用設計和接口邏輯轉換的設計，設計在減少測試引腳的數(shù)量的同時準確并完整地實現(xiàn)了對片上Flash的測試。 通過對DSP處理器的指令編譯處理，將編譯后的指令加載到片外RAM中。通過設計的串口將程序下載到DSP內(nèi)部RAM中完成了對DSP處理器的驗證。從驗證結果a+c=0x16存放在地址1002，跳轉指令跳轉地址003可以看出DSP正確的執(zhí)行了編譯的代碼。
【關鍵詞】：數(shù)字信號處理器 串行接口 復用 Flash測試接口 定時器
【學位授予單位】：哈爾濱理工大學
【學位級別】：碩士
【學位授予年份】：2014
【分類號】：TP332
【目錄】：

• 摘要5-6
• Abstract6-10
• 第1章 緒論10-17
• 1.1 課題來源與意義10-11
• 1.2 DSP 處理器綜述11-13
• 1.2.1 DSP 處理器的發(fā)展史11
• 1.2.2 DSP 處理器的應用11-13
• 1.2.3 在傳感器方面的應用13
• 1.3 DSP 的特點及基本結構13-15
• 1.4 研究主要內(nèi)容及論文章節(jié)安排15-17
• 第2章 DSP 處理器體系結構設計17-23
• 2.1 DSP 架構17-18
• 2.2 DSP 內(nèi)核組件18-21
• 2.2.1 乘法器 MPY18-19
• 2.2.2 算術邏輯單元 ALU19
• 2.2.3 總線結構19-20
• 2.2.4 中斷系統(tǒng)20
• 2.2.5 CPU 寄存器20-21
• 2.3 片上外圍設備21-22
• 2.4 本章小結22-23
• 第3章 片上串行接口的設計23-47
• 3.1 串行接口結構設計24-28
• 3.1.1 串行接口控制寄存器24-27
• 3.1.2 串行接口端口 FSX/DX/CLKX 控制寄存器27-28
• 3.2 幀與時鐘同步信號控制器設計28-29
• 3.3 發(fā)送器設計29-38
• 3.3.1 發(fā)送時序分析30-34
• 3.3.2 發(fā)送狀態(tài)機的設計34-38
• 3.4 接收器設計38-46
• 3.4.1 接收器時序分析39-42
• 3.4.2 接收狀態(tài)機設計42-46
• 3.5 本章小結46-47
• 第4章 Flash 測試接口設計47-54
• 4.1 Flash-IP 模塊說明與測試時序設計47-51
• 4.2 數(shù)據(jù)地址轉換模塊設計51-52
• 4.3 仿真與驗證52-53
• 4.4 本章小結53-54
• 第5章 電路仿真與驗證54-63
• 5.1 指令與尋址54-55
• 5.2 電路工作模式55-58
• 5.3 指令編譯與分析58-62
• 5.4 本章小結62-63
• 結論63-64
• 參考文獻64-67
• 攻讀碩士學位期間發(fā)表的學術論文67-68
• 致謝68

【參考文獻】

中國期刊全文數(shù)據(jù)庫 前10條

1 張s

本文編號：327893