在基于正交頻分復(fù)用（Orthogonal Frequency Division Multiplexing,OFDM）的無(wú)線系統(tǒng)中,快速傅里葉變換（Fast Fourier Transform,FFT）作為關(guān)鍵模塊,消耗著大量的硬件資源。為此,針對(duì)于IEEE802. 11a標(biāo)準(zhǔn)的無(wú)線局域網(wǎng)基帶技術(shù),提出了一種低硬件開(kāi)銷(xiāo)、低功耗的基-24算法流水線架構(gòu)FFT處理器設(shè)計(jì)方案。在硬件實(shí)現(xiàn)上,采用單路延遲負(fù)反饋（Single-path Delay Feedback,SDF）流水線架構(gòu);為了降低硬件資源消耗,基于新型的改良蝶形架構(gòu)利用正則有符號(hào)數(shù)（Canonical Signed Digit,CSD）常數(shù)乘法器替代布斯乘法器完成所有的復(fù)數(shù)乘法運(yùn)算。設(shè)計(jì)采用QUARTUS PRIME工具進(jìn)行開(kāi)發(fā),搭配Cyclone 10 LP系列器件,編譯結(jié)果顯示該方案與其他已存在的方案相比,至少節(jié)約硬件成本25%,降低功耗18%。 

【文章來(lái)源】：電訊技術(shù). 2020,60(03)北大核心

【文章頁(yè)數(shù)】：6 頁(yè)

【部分圖文】：

基-24算法信號(hào)流圖

圖2所示為基-24算法64點(diǎn)FFT在第四階段蝶形架構(gòu)的改良結(jié)構(gòu)圖。其中控制信號(hào)“r”用來(lái)控制輸入序列是否進(jìn)行與WN1進(jìn)行復(fù)數(shù)乘法運(yùn)算，“N”為FFT點(diǎn)數(shù)，“t”和“x”為基本蝶形運(yùn)算控制信號(hào)，分別對(duì)應(yīng)是否進(jìn)行乘以“-j”運(yùn)算和是否進(jìn)行蝶形運(yùn)算。為減小關(guān)鍵路徑(Critical Path,CP)，在WN1復(fù)數(shù)乘法運(yùn)算模塊與選擇器之間可以增加流水線型寄存器。2 改良64點(diǎn)FFT設(shè)計(jì)

圖3所示為改良64點(diǎn)基-24算法SDF流水線結(jié)構(gòu)圖，代表所需要的復(fù)數(shù)乘法運(yùn)算Wi16和Wi32，為了最小化硬件資源的消耗，這里全部利用CSD常數(shù)乘法器完成。在硬件實(shí)現(xiàn)上，需要設(shè)計(jì)典型的蝶形架構(gòu)I和II[14]，它們的區(qū)別在于是否進(jìn)行乘以“-j”的操作以及上部分提到的改良蝶形架構(gòu)。改良蝶形架構(gòu)“r”的控制邏輯與時(shí)鐘的邏輯關(guān)系為

【參考文獻(xiàn)】：
期刊論文
[1]應(yīng)用于FFT處理器的新型串接CSD常數(shù)乘法器設(shè)計(jì)[J]. 于建.  電訊技術(shù). 2018(08)



本文編號(hào)：3278912