發(fā)布時間：2021-07-08 16:57

　　數(shù)字信號處理器（DSP）是一種專門為處理數(shù)字信號而設(shè)計的微處理器。自從80年代初誕生以來,DSP技術(shù)得到了飛速的發(fā)展,目前,DSP已經(jīng)在社會生活的各個領(lǐng)域得到廣泛的應(yīng)用,尤其是在軍事、通信、控制技術(shù)方面。越來越多的應(yīng)用對DSP的性能提出了更高的要求。FT-CXX是一款研制中的高性能32位定點運算DSP芯片,它采用超長指令字結(jié)構(gòu),一拍內(nèi)可以同時流出8條指令,設(shè)計目標主頻達到600MHz,是國內(nèi)現(xiàn)有DSP芯片中性能最高的產(chǎn)品。作者作為研制人員之一參與了該款DSP的研制,負責CPU內(nèi)核中重要部件S部件的設(shè)計與實現(xiàn)。本文詳細介紹了S部件的設(shè)計以及為達到主頻600MHz的指標所作的全定制優(yōu)化。S部件是FT-CXX中執(zhí)行邏輯運算、算術(shù)運算、位域操作和控制轉(zhuǎn)移指令的重要部件,本文介紹了S部件的體系結(jié)構(gòu)和模塊劃分,詳細闡述了S部件的邏輯設(shè)計,通過邏輯綜合進行了性能分析,并結(jié)合設(shè)計目標對其中的關(guān)鍵路徑和關(guān)鍵部件制定了優(yōu)化的方案。移位器是S部件中一個主要的運算單元,EXT指令執(zhí)行過程需要串行兩次移位使得移位器性能成為制約S部件設(shè)計的瓶頸,經(jīng)過實驗證明只有采用全定制設(shè)計才能達到設(shè)計目標。本文采用動態(tài)電路設(shè)計... 

【文章來源】：國防科技大學湖南省 211工程院校 985工程院校

【文章頁數(shù)】：78 頁

【學位級別】：碩士

【部分圖文】：

圖I一1TI公司DSP性能發(fā)展m

輯好的版圖還可能與實際電路圖不一致，所以還要通過 Lvs(LayoutversusSchematic)驗證，確保得到的版圖能實現(xiàn)設(shè)計的功能。檢查通過之后，Astro的布局布線工作基本上就結(jié)束了，得到如圖3一14所示的版圖設(shè)計結(jié)果，延時在790P，左右，面積為 120X273umZ，達到了設(shè)計的預期目標。圖3一 14Logi模塊物理設(shè)計版圖結(jié)果互3.5關(guān)鍵部件設(shè)計優(yōu)化通過上一節(jié)的半定制設(shè)計，我們完成了S部件執(zhí)行棧中時序相對寬松的邏輯運算模塊，接下來我們研究其中延時較大的關(guān)鍵路徑，并制定優(yōu)化方案。3.5.1規(guī)格化數(shù)模塊設(shè)計優(yōu)化置位(SET)，或者清零(CLR)指令主要執(zhí)行這樣一種操作

圖4一10模擬了兩種不同情況下放電到0的過程，第一個下降沿為預沖到VDD的情二個下降沿為預沖到vDD一v，的情況，當負載電容為0.01Pf時，預沖到vDD的下降3.05e一115，預沖到VDD一V:的下降延時為1.37e一115，僅是之前下降沿延時的一，由此可見，采用NMOS連接反相時鐘作為輸入節(jié)點預沖管，相比采用PMOS管以獲得較大的性能提升。(3)輸出節(jié)點預沖及保持電路輸出節(jié)點預沖及保持電路包括輸出預沖和電平恢復兩部分，如圖4一11所示。輸由一個連接到時鐘端的PMOS管來完成，clk為低時對輸出節(jié)點預沖，clk為高時求clk--州Q卜/圖4一11輸出節(jié)點預沖電路

【參考文獻】：
期刊論文
[1]深亞微米下ASIC后端設(shè)計及實例[J]. 何小虎,胡慶生,肖潔.  中國集成電路. 2006(08)
[2]高速動態(tài)電路設(shè)計[J]. 王永建,彭洪,張志峰,林正浩.  集成電路應(yīng)用. 2006(02)
[3]ASIC設(shè)計流程和方法[J]. 王永清,王禮生.  中國集成電路. 2005(12)
[4]深亞微米集成電路靜態(tài)功耗的優(yōu)化[J]. 石喬林,李天陽,田海燕.  微計算機信息. 2005(25)
[5]DSP芯片核內(nèi)高性能移位器設(shè)計與驗證[J]. 姚軍,陳杰,林兆軍.  計算機工程與設(shè)計. 2005(08)
[6]動態(tài)CMOS多米諾邏輯電路的研究[J]. 范軍,張宏,張宏慶,沈桂芬.  遼寧大學學報(自然科學版). 2005(03)
[7]深亞微米集成電路設(shè)計中串擾分析與解決方法[J]. 馬劍武,陳書明,孫永節(jié).  計算機工程與科學. 2005(04)
[8]深亞微米MOSFET閾值電壓模型[J]. 李艷萍,徐靜平,陳衛(wèi)兵,鄒曉.  微電子學. 2005(01)
[9]基于FPGA實現(xiàn)快速移位器的設(shè)計方案比較[J]. 陳雷,高德遠,樊曉椏,胡劍,周昔平.  計算機工程與應(yīng)用. 2003(31)
[10]一種高性能32位移位寄存器單元的設(shè)計[J]. 李強,楊雪飛,楊青松,程君俠.  半導體技術(shù). 2003(07)



本文編號：3271970