根據(jù)我國制定的數(shù)字電視廣播時(shí)間表，2015年停止模擬電視播出，實(shí)現(xiàn)數(shù)字廣播電視有線、衛(wèi)星和無線的全國覆蓋。未來10年我國需要3-5億顆解碼芯片，數(shù)字視頻面臨巨大的市場(chǎng)，解碼標(biāo)準(zhǔn)之爭已經(jīng)演化成了芯片之爭。Lifview（鳳芯）系列產(chǎn)品擁有完全自主的知識(shí)產(chǎn)權(quán)，是支持國家自主標(biāo)準(zhǔn)AVS及主流國際標(biāo)準(zhǔn)，支持標(biāo)清高清實(shí)時(shí)解碼，靈活通用可配置的數(shù)字視音頻編解碼SoC芯片系列。鳳芯Ⅲ主頻要求200Mhz，片外存儲(chǔ)器則選用了DDR400以滿足帶寬需求。DDR時(shí)序比較復(fù)雜，特別是數(shù)據(jù)通路，一直是設(shè)計(jì)師最大的麻煩。而在FPGA驗(yàn)證上很多工程師都不能確保驗(yàn)證的充分性。本文在基于鳳芯項(xiàng)目需求上闡述了DDR設(shè)計(jì)與FPGA驗(yàn)證中的幾點(diǎn)意見。 

【文章來源】：蘭州大學(xué)甘肅省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：62 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

·564MSoR枷x32功能框圖[20]

圖4.4初始化過程4.4內(nèi)存讀寫操作a)激活(打開)Aetive:在讀寫操作之前一定要先打開待操作的Bank和Row，L一Bank尋址和Row尋址可以同時(shí)進(jìn)行，參看圖4.5

CO八tC盯e圖4.6激活到讀寫圖4.6中TRRD為 AetivebankAtoAetivebankBeonunand打開bankA到打開bankB的最小延時(shí)，本型號(hào)的為IOnS，2個(gè)周期。b)讀Read:Read命令和列地址是一起發(fā)出的，發(fā)出之前必須和Active命令有一個(gè)間隔，這個(gè)間隔定義為TRCD，即 RAStoCASDelay(RAS至CAS延遲)，這應(yīng)該是根據(jù)芯片存儲(chǔ)陣列電子元件響應(yīng)時(shí)間(從一種狀態(tài)到另一種狀態(tài)變化的過程)所制定的延遲。TRCD根據(jù)工藝以及速度不同而不同。這里選用的DDR為 1sns，即在200姍z下最少要3個(gè)周期


本文編號(hào)：3262007