計算機I/O總線存在的意義在于實現(xiàn)CPU與多種外設的高效互聯(lián)。PCI Express作為第三代計算機I/O總線的主流,已經初步取代PCI為主的第二代I/O總線;在即將到來的大范圍普及中,PCI Express體現(xiàn)出的強大適應能力和高度的靈活性,讓相關生產廠家和用戶都充滿期待,這也在很大程度上預示著PCI Express總線技術在短期內將出現(xiàn)較大市場需求。本文重點著眼于PCI Express總線技術分析、PCI Express總線設備開發(fā)和基于PCI Express總線的高性能數據傳輸方法研究。首先,簡介計算機I/O總線技術發(fā)展現(xiàn)狀,并論述本文將要重點研究的PCI Express總線技術特性。然后,對PCI Express總線技術的原理以及層次結構進行分析,在此基礎上提出一個PCI Express總線設備的硬件設計方案。論文重點研究了該方案的PCI Express高速總線接口設計、高性能DMA傳輸等關鍵技術。另外,在硬件設計的基礎上,還介紹了PCI Express總線設備WDM驅動程序原理和DMA驅動管理等關鍵方法。最后,結合設計方案的綜合驗證和測試,深入分析了PCI Express總線... 

【文章來源】：哈爾濱工業(yè)大學黑龍江省 211工程院校 985工程院校

【文章頁數】：80 頁

【學位級別】：碩士

【部分圖文】：

PCIExpress差分通路峰-峰電壓圖示

500nF 的電容，且應該放在相同的位置（或者盡可能的靠近）。對于一個差分對內部的每個信號，電容封裝必須一致且使用 0402 或 0603 封裝[29][33]。（10）參考平面（Plane Referencing）高速差分對的整個走線過程中，都應保證參考平面的連續(xù)性，跨電源或者跨地平面的布線是禁止使用的[34,35]。（11）金手指（Edge Finger）對于插入式卡，金手指應該能夠和連接器管腳配合產生 100Ω的目標阻抗，避免產生阻抗失配[36]。本設計中，靠近兩個承載了高速信號的上下表層，分別是 GND 和 VCC 層，因此通過刪除金手指下面參考面來滿足阻抗匹配要求。3.2.3 約束布線Cadence Allegro 可以為高速 PCB 布線提供強大的支持，它的約束管理器可以完成高速差分對的線長，線間距等特性約束，十分方便。本設計中遵循前面提出的設計規(guī)則，實際在 Allegro 的約束管理器中進行的高速差分對約束如圖 3-3 所示。

圖 3-4 布線后約束管理器狀態(tài)需要說明一點的是，由于 PCI Express 的發(fā)送差分對需要通過交流耦合電容與金手指相連，因此，本設計中將一對差分線分成兩對差分信號，分別進行約束和布線，但是都遵循同一個差分約束標準。從圖 3-3 中可以看出，在本設計中要求差分對內的長度差異小于 1mil，因此，同一對發(fā)送差分對即使分成兩段分別布線，總的長度差也將小于 2mil，完全滿足長度差異小于 5mil 的要求。參考時鐘線頻率達到了 100MHz，倍頻后作為 PCI Expres通訊卡 2.5G 時鐘來源；本設計中也遵循高速設計原則對其進行了布線約束，因為參考時鐘對也要通過匹配電阻與金手指相連，因此采用了和 PCIExpress 發(fā)送差分對相同的處理方法。約束管理器可以與 Allegro 實時交互，Allegro 中的實際布線結果滿足約束，則約束管理器中相應約束項就顯示為綠色。由圖 3-4 可見本設計中布線結果全部滿足約束條件，保證 PCIExpress 高速接口物理設計的成功。使用上述方法完成的高速差分線布線如圖 3-5 所示。

【參考文獻】：
期刊論文
[1]數字通信系統(tǒng)中的誤碼率的區(qū)間估計[J]. 王宏,宋曉峰.  現(xiàn)代電子技術. 2006(23)
[2]基于SRAM和DRAM結構的大容量FIFO的設計與實現(xiàn)[J]. 楊奇,楊瑩.  國外電子元器件. 2006(10)
[3]新型高性能RapidIO互連技術研究[J]. 尹亞明,李瓊,郭御風,劉光明.  計算機工程與科學. 2004(12)
[4]基于FPGA的智能誤碼測試儀[J]. 高翔,趙利,葉梧.  電子技術應用. 2003(09)
[5]軍用自動測試設備的發(fā)展趨向[J]. 杜金榜,王躍科,王湘祁,楊湘.  計算機自動測量與控制. 2001(05)



本文編號：3247027