計(jì)算機(jī)I/O總線存在的意義在于實(shí)現(xiàn)CPU與多種外設(shè)的高效互聯(lián)。PCI Express作為第三代計(jì)算機(jī)I/O總線的主流,已經(jīng)初步取代PCI為主的第二代I/O總線;在即將到來的大范圍普及中,PCI Express體現(xiàn)出的強(qiáng)大適應(yīng)能力和高度的靈活性,讓相關(guān)生產(chǎn)廠家和用戶都充滿期待,這也在很大程度上預(yù)示著PCI Express總線技術(shù)在短期內(nèi)將出現(xiàn)較大市場(chǎng)需求。本文重點(diǎn)著眼于PCI Express總線技術(shù)分析、PCI Express總線設(shè)備開發(fā)和基于PCI Express總線的高性能數(shù)據(jù)傳輸方法研究。首先,簡(jiǎn)介計(jì)算機(jī)I/O總線技術(shù)發(fā)展現(xiàn)狀,并論述本文將要重點(diǎn)研究的PCI Express總線技術(shù)特性。然后,對(duì)PCI Express總線技術(shù)的原理以及層次結(jié)構(gòu)進(jìn)行分析,在此基礎(chǔ)上提出一個(gè)PCI Express總線設(shè)備的硬件設(shè)計(jì)方案。論文重點(diǎn)研究了該方案的PCI Express高速總線接口設(shè)計(jì)、高性能DMA傳輸?shù)汝P(guān)鍵技術(shù)。另外,在硬件設(shè)計(jì)的基礎(chǔ)上,還介紹了PCI Express總線設(shè)備WDM驅(qū)動(dòng)程序原理和DMA驅(qū)動(dòng)管理等關(guān)鍵方法。最后,結(jié)合設(shè)計(jì)方案的綜合驗(yàn)證和測(cè)試,深入分析了PCI Express總線... 

【文章來源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁數(shù)】：80 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

PCIExpress差分通路峰-峰電壓圖示

500nF 的電容，且應(yīng)該放在相同的位置（或者盡可能的靠近）。對(duì)于一個(gè)差分對(duì)內(nèi)部的每個(gè)信號(hào)，電容封裝必須一致且使用 0402 或 0603 封裝[29][33]。（10）參考平面（Plane Referencing）高速差分對(duì)的整個(gè)走線過程中，都應(yīng)保證參考平面的連續(xù)性，跨電源或者跨地平面的布線是禁止使用的[34,35]。（11）金手指（Edge Finger）對(duì)于插入式卡，金手指應(yīng)該能夠和連接器管腳配合產(chǎn)生 100Ω的目標(biāo)阻抗，避免產(chǎn)生阻抗失配[36]。本設(shè)計(jì)中，靠近兩個(gè)承載了高速信號(hào)的上下表層，分別是 GND 和 VCC 層，因此通過刪除金手指下面參考面來滿足阻抗匹配要求。3.2.3 約束布線Cadence Allegro 可以為高速 PCB 布線提供強(qiáng)大的支持，它的約束管理器可以完成高速差分對(duì)的線長(zhǎng)，線間距等特性約束，十分方便。本設(shè)計(jì)中遵循前面提出的設(shè)計(jì)規(guī)則，實(shí)際在 Allegro 的約束管理器中進(jìn)行的高速差分對(duì)約束如圖 3-3 所示。

圖 3-4 布線后約束管理器狀態(tài)需要說明一點(diǎn)的是，由于 PCI Express 的發(fā)送差分對(duì)需要通過交流耦合電容與金手指相連，因此，本設(shè)計(jì)中將一對(duì)差分線分成兩對(duì)差分信號(hào)，分別進(jìn)行約束和布線，但是都遵循同一個(gè)差分約束標(biāo)準(zhǔn)。從圖 3-3 中可以看出，在本設(shè)計(jì)中要求差分對(duì)內(nèi)的長(zhǎng)度差異小于 1mil，因此，同一對(duì)發(fā)送差分對(duì)即使分成兩段分別布線，總的長(zhǎng)度差也將小于 2mil，完全滿足長(zhǎng)度差異小于 5mil 的要求。參考時(shí)鐘線頻率達(dá)到了 100MHz，倍頻后作為 PCI Expres通訊卡 2.5G 時(shí)鐘來源；本設(shè)計(jì)中也遵循高速設(shè)計(jì)原則對(duì)其進(jìn)行了布線約束，因?yàn)閰⒖紩r(shí)鐘對(duì)也要通過匹配電阻與金手指相連，因此采用了和 PCIExpress 發(fā)送差分對(duì)相同的處理方法。約束管理器可以與 Allegro 實(shí)時(shí)交互，Allegro 中的實(shí)際布線結(jié)果滿足約束，則約束管理器中相應(yīng)約束項(xiàng)就顯示為綠色。由圖 3-4 可見本設(shè)計(jì)中布線結(jié)果全部滿足約束條件，保證 PCIExpress 高速接口物理設(shè)計(jì)的成功。使用上述方法完成的高速差分線布線如圖 3-5 所示。

【參考文獻(xiàn)】：
期刊論文
[1]數(shù)字通信系統(tǒng)中的誤碼率的區(qū)間估計(jì)[J]. 王宏,宋曉峰.  現(xiàn)代電子技術(shù). 2006(23)
[2]基于SRAM和DRAM結(jié)構(gòu)的大容量FIFO的設(shè)計(jì)與實(shí)現(xiàn)[J]. 楊奇,楊瑩.  國(guó)外電子元器件. 2006(10)
[3]新型高性能RapidIO互連技術(shù)研究[J]. 尹亞明,李瓊,郭御風(fēng),劉光明.  計(jì)算機(jī)工程與科學(xué). 2004(12)
[4]基于FPGA的智能誤碼測(cè)試儀[J]. 高翔,趙利,葉梧.  電子技術(shù)應(yīng)用. 2003(09)
[5]軍用自動(dòng)測(cè)試設(shè)備的發(fā)展趨向[J]. 杜金榜,王躍科,王湘祁,楊湘.  計(jì)算機(jī)自動(dòng)測(cè)量與控制. 2001(05)



本文編號(hào)：3247027