當(dāng)前,集成電路產(chǎn)業(yè)進(jìn)入了以納米工藝為代表的SOC（System On Chip）時(shí)代,工藝的特征尺寸越來越小,工藝的進(jìn)步對設(shè)計(jì)方法學(xué)提出了新的挑戰(zhàn)。由于設(shè)計(jì)規(guī)模的擴(kuò)大,芯片的功能設(shè)計(jì)、仿真、形式驗(yàn)證、測試等都遇到了新的問題。在芯片的物理實(shí)現(xiàn)領(lǐng)域,由于特征尺寸的變小,物理實(shí)現(xiàn)遇到了以連線延遲為代表的很多全新的問題。 本文介紹了超深亞微米條件下物理實(shí)現(xiàn)和驗(yàn)證的流程,全面分析了新工藝帶來的物理實(shí)現(xiàn)和驗(yàn)證方面的問題。根據(jù)新工藝的特性提出了一種先進(jìn)的0.18um工藝條件下的物理設(shè)計(jì)和驗(yàn)證流程,根據(jù)該流程實(shí)現(xiàn)了32位嵌入式CPU CK510;針對流程中現(xiàn)有IR-drop分析方法的缺點(diǎn),提出了一種新的能有效找到最大壓降的IR-drop分析法;為了下一步將CK510系列移植到更新的工藝,完成了90nm工藝標(biāo)準(zhǔn)單元的可制造性設(shè)計(jì)工作。 本論文的主要工作和創(chuàng)新如下: 1.介紹了超深亞微米工藝條件物理實(shí)現(xiàn)的具體流程,重點(diǎn)分析了流程中一些新的技術(shù),如物理綜合、虛擬流片、IR-drop驗(yàn)證技術(shù)。 2.結(jié)合CK510的總體結(jié)構(gòu)和性能要求,分析了在0.18um工藝條件下物理實(shí)現(xiàn)的特點(diǎn),提出了... 

【文章來源】：浙江大學(xué)浙江省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：103 頁

【學(xué)位級(jí)別】：博士

【部分圖文】：

物理實(shí)現(xiàn)和驗(yàn)證流程0]ll2)硅虛擬原型設(shè)計(jì)(silieonv如Utalporot帥nig)

這些問題解決后，設(shè)計(jì)者把所有的部分集成在一起，進(jìn)行全芯片的分析，發(fā)現(xiàn)其中的問題，然后進(jìn)行下一輪的設(shè)計(jì)反復(fù)。如圖2一5所示，SV戶將物理實(shí)現(xiàn)和驗(yàn)證的所有步驟集中到單一的全芯片設(shè)計(jì)環(huán)境中。設(shè)計(jì)上的任何改變都要迅速的通過SV尸得到完全的各方面的體現(xiàn)，通過快速的硅虛擬原型技術(shù)，設(shè)計(jì)者能很快的知道對芯片所做的任何修改會(huì)產(chǎn)生什么樣的結(jié)果。工業(yè)界認(rèn)為1]t，o.13um以下的設(shè)計(jì)需要每天進(jìn)行一次硅虛擬原型設(shè)計(jì)，這樣，設(shè)計(jì)者才能達(dá)到硅片上的時(shí)序收斂。圖2一5以硅虛擬原型為核心的物理實(shí)現(xiàn)[ll2.4布局(flooprln)a由于工具處理能力的限制，大的設(shè)計(jì)要分成若干個(gè)小的模塊來實(shí)現(xiàn)。布局的主要任務(wù)是:

CK510的布局(flooprlna)

【參考文獻(xiàn)】：
期刊論文
[1]一種用于標(biāo)準(zhǔn)單元版圖交替移相掩模相位兼容性規(guī)則檢查的工具[J]. 高根生,史崢,陳曄,嚴(yán)曉浪.  半導(dǎo)體學(xué)報(bào). 2004(05)
[2]高速CMOS電路的單元延時(shí)模型分析[J]. 李偉良,史崢,楊華中,王書江,嚴(yán)曉浪.  電路與系統(tǒng)學(xué)報(bào). 2003(06)
[3]一種快速光刻模擬中二維成像輪廓提取的新方法[J]. 陳志錦,史崢,王國雄,付萍,嚴(yán)曉浪.  半導(dǎo)體學(xué)報(bào). 2002(07)

碩士論文
[1]高性能低功耗嵌入式CPU中整數(shù)單元的設(shè)計(jì)研究[D]. 余龍理.浙江大學(xué) 2004



本文編號(hào)：3240213