隨著信息時(shí)代的到來(lái),數(shù)據(jù)爆發(fā)性的增長(zhǎng)要求非易失性存儲(chǔ)器（Non-volatile memory,NVM）在開發(fā)更高的存儲(chǔ)密度等方面快速提升。但是隨著摩爾定律極限的接近,器件尺寸的等比例縮小對(duì)器件性能產(chǎn)生了根本性的影響。為解決上述問(wèn)題,電荷俘獲型存儲(chǔ)器（Charge Trapping Memory,CTM）橫空出世。同時(shí),高k材料的優(yōu)異性能使得其被引入電荷俘獲型存儲(chǔ)器中,用以提高器件性能。本文開展了基于原子層沉積技術(shù)（Atomic Layer Deposition,ALD）的HfO2薄膜生長(zhǎng)工藝的研究,分析了以HfO2薄膜分別作為介電層和存儲(chǔ)層的電容器、電荷俘獲型存儲(chǔ)器的電學(xué)性能。主要內(nèi)容如下:本文使用ALD沉積技術(shù)制備了在不同吹掃時(shí)間和生長(zhǎng)溫度時(shí)的HfO2薄膜,基于以不同生長(zhǎng)條件的HfO2薄膜制作了 MOS電容器,并對(duì)其電學(xué)性能進(jìn)行系統(tǒng)的分析,以研究生長(zhǎng)工藝對(duì)器件性能的影響。在研究生長(zhǎng)溫度對(duì)器件性能的影響過(guò)程中,對(duì)MOS電容器進(jìn)行C-V、I-V和恒定電壓應(yīng)力（Constant Voltage Stress,CVS）測(cè)試,從三個(gè)角度分析了 ALD生長(zhǎng)溫度對(duì)HfO2薄膜MOS電容器的影響。... 

【文章來(lái)源】：山東大學(xué)山東省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：64 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖１．１浮柵型存儲(chǔ)器結(jié)構(gòu)示意圖??（ｆｌｏａｔｉｎａｔｅＦＧ）

ｉｎ?Ｓｏｕｒｃｅ??［Ｂｉｔｌｉｎｅ?｜?［?Ｂａｓｅ?ｕｎｉｔ｜?｜?Ｂｉｄｉｏｅ?ｊ?ｊ?Ｂａｓｅ?ｍｕｔｊ??Ｂ?Ｔｆｃｌ?ｂ?ｈ＾ｚｚｆ＾＂??Ｍ－＂■卜．．．．．ｔ＾Ｈ．．．固??Ｌ—－１?—ｒ?３￣－ｆＷ１??１??工￣二??＾??ｉ?ｌ！??Ｍ?ＺＫＺ??—“?＾ＴｗＯｉｉ??４ｒ?｛?Ｓ（Ｊ＜Ｓ）｜???＿３－?Ｔ－－??｜?１?ｔｒａｎｓｉｓｔｏｒ１１?ｂｉｔ?｜?［?１８?（ｊａｎａｉｓｔｏｒ／ｌｄ?ｂｉｔ?｜??圖１．２?ＮＯＲ和ＮＡＮＤ存儲(chǔ)器結(jié)構(gòu)示意圖［４］??為順應(yīng)信息時(shí)代的發(fā)展，浮柵型存儲(chǔ)器由于具有非易失性，迅捷的訪問(wèn)速度??和高可靠性等優(yōu)勢(shì)，其應(yīng)用變得相當(dāng)廣泛。浮柵型存儲(chǔ)器的應(yīng)用可以分為兩個(gè)主??要市常一種是用于代碼存儲(chǔ)的ＮＯＲ存儲(chǔ)器，例如ＰＣ、ＢＩＯＳ，蜂窩電話和ＤＶＤ。??ＮＯＲ存儲(chǔ)器由于其快速的隨機(jī)訪問(wèn)速度而最適合程序或代碼儲(chǔ)存市常另一種??是用于文件（圖片、文字等）存儲(chǔ)的ＮＡＮＤ存儲(chǔ)器，例如數(shù)碼相機(jī)。同ＮＯＲ存??儲(chǔ)器相比，ＮＡＮＤ存儲(chǔ)器陣列結(jié)構(gòu)中的多個(gè)存儲(chǔ)單元串聯(lián)在一起以共享接觸區(qū)??域，由于接觸面大大減小，ＮＡＮＤ存儲(chǔ)器所占空間面積顯著減小，從而有利于??提高閃存的存儲(chǔ)效率。圖１．２展示了?ＮＯＲ和：ＮＡＮＤ存儲(chǔ)器的結(jié)構(gòu)示意圖［４］。??ＮＡＮＤ存儲(chǔ)器與ＮＯＲ存儲(chǔ)器由于不能相互兼容，因此有不同的應(yīng)用前景。??ＮＡＮＤ存儲(chǔ)器的最初的目標(biāo)是替代磁性存儲(chǔ)器［５］。最初，膠卷首先被ＮＡＮＤ閃??存的存儲(chǔ)卡所取代。實(shí)際上，從１９９２年ＮＡＮＤ閃存的生產(chǎn)開始，ＮＡＮＤ閃存已??經(jīng)廣泛應(yīng)用于新興產(chǎn)業(yè)，并已取代磁存儲(chǔ)器。接下來(lái)，軟盤被ＵＳＢ驅(qū)動(dòng)器

?山東大學(xué)碩士學(xué)位論文???１．３．１電荷俘獲型存儲(chǔ)器工作原理??電荷俘獲型存儲(chǔ)器在擦除／寫入過(guò)程，通過(guò)分別控制存儲(chǔ)器的柵極、源和漏上??的電壓信號(hào)來(lái)改變存儲(chǔ)層中電荷種類和數(shù)量，從而改變存儲(chǔ)器的閾值電壓，最終??實(shí)現(xiàn)不同邏輯狀態(tài)０或１。其器件結(jié)構(gòu)如圖１．３：??１）寫入操作時(shí)，在控制柵極上施加正電壓，襯底中電子在強(qiáng)電場(chǎng)的作用下，??以隧穿的方式通過(guò)隧穿層，進(jìn)入存儲(chǔ)層中，被存儲(chǔ)層的電子陷阱捕獲。??并且在阻擋層的限制下，阻止這些電子向阻擋層和控制柵極泄漏。存儲(chǔ)??器的閾值電壓將向正向偏移。??２）擦除操作時(shí)，在控制柵極上施加負(fù)電壓，存儲(chǔ)層中的電荷在電場(chǎng)的作用??下將脫離陷阱的束縛，并隧穿到襯底。同時(shí)襯底中的空穴也會(huì)通過(guò)隧穿??作用進(jìn)入存儲(chǔ)層，與存儲(chǔ)層的電子復(fù)合。阻擋層同時(shí)會(huì)限制電子向柵極??泄漏。此時(shí)存儲(chǔ)器的閾值電壓將發(fā)生負(fù)向偏移。??３）數(shù)據(jù)保持時(shí)，控制柵極沒有外加電壓，電荷存儲(chǔ)層中的電荷在陷阱的束??縛以及阻擋層和隧穿層的限制下，固定在存儲(chǔ)層并保持一段時(shí)間。??控制柵ｆ??阻擋層＾??存儲(chǔ)層＿????隧穿層????源極?、．＞?■極???１?襯底????圖１．３電荷俘獲型存儲(chǔ)器結(jié)構(gòu)示意圖??所以要突破前文提到的器件等比例縮小帶來(lái)對(duì)電荷俘獲型存儲(chǔ)器的技術(shù)限??制，可以從器件的各個(gè)結(jié)構(gòu)層入手。如，通過(guò)增加存儲(chǔ)層電荷陷阱數(shù)目來(lái)提升數(shù)??據(jù)存儲(chǔ)能力，實(shí)現(xiàn)較大的存儲(chǔ)窗口，從而實(shí)現(xiàn)多值存儲(chǔ)，解決了電荷存儲(chǔ)數(shù)目下??降帶來(lái)的性能影響；通過(guò)選用功函數(shù)較大的金屬作為控制柵極，可以減少存儲(chǔ)電??荷向控制柵極的泄漏；或者針對(duì)阻擋層或者隧穿層進(jìn)行能帶工程，通過(guò)多能帶結(jié)??７??

【參考文獻(xiàn)】：
期刊論文
[1]硅片清洗技術(shù)及發(fā)展[J]. 胡雅倩.  天津科技. 2019(06)
[2]From octahedral structure motif to sub-nanosecond phase transitions in phase change materials for data storage[J]. Zhitang SONG,Sannian SONG,Min ZHU,Liangcai WU,Kun REN,Wenxiong SONG,Songling FENG.  Science China（Information Sciences）. 2018(08)

碩士論文
[1]基于高K材料的閃存器件研究[D]. 陳國(guó)星.蘭州大學(xué) 2014



本文編號(hào)：3237324