由于占用存儲器容量大和訪存頻繁的特點(diǎn),抗ASIC攻擊的存儲器難散列函數(shù)有可能成為下一代口令散列函數(shù)的基礎(chǔ)。針對存儲器難散列函數(shù)的口令恢復(fù)問題,基于GPU體系結(jié)構(gòu)的特點(diǎn)提出了性能優(yōu)化方法:一方面分析和比較了交織存儲和順序存儲2種方法的存儲器帶寬利用率,另一方面使用多個(gè)線程完成一個(gè)散列函數(shù)實(shí)例計(jì)算,并通過warp混洗指令提升線程間數(shù)據(jù)交換的性能�；�4線程順序存儲方法,在GPU上優(yōu)化實(shí)現(xiàn)了Scrypt和Argon2d 2種存儲器難散列函數(shù),其中Scrypt的性能達(dá)到了hashcat軟件實(shí)現(xiàn)性能的2.03倍。與此同時(shí),還分析了存儲器難散列函數(shù)中存儲器容量增加對性能的影響,指出可執(zhí)行的線程數(shù)減少是影響GPU上存儲器難散列函數(shù)性能的主要原因。 

【文章來源】：計(jì)算機(jī)工程與科學(xué). 2020,42(10)北大核心CSCD

【文章頁數(shù)】：8 頁

【部分圖文】：

Scrypt結(jié)構(gòu)

ROMix算法的數(shù)據(jù)依賴圖

交織存儲方式中,一個(gè)warp中的32個(gè)線程同時(shí)計(jì)算32個(gè)Scrypt散列函數(shù)實(shí)例,且每個(gè)線程按照32位無符號整數(shù)的方式并行訪問存儲器。ROMix算法的第1階段,32個(gè)線程發(fā)出的存儲器訪問地址處于一個(gè)128字節(jié)的區(qū)段中,GPU的帶寬利用率為100%。但是,在第2階段中,32個(gè)線程可能訪問不同的塊,導(dǎo)致32個(gè)地址處于不同的區(qū)段中。在最壞的情況下,所需要讀取的數(shù)據(jù)分布于32個(gè)不同的區(qū)段,此時(shí)存儲器帶寬的利用率僅為1/32。在順序存儲方式中,每個(gè)線程計(jì)算一個(gè)Scrypt實(shí)例且僅使用32位存儲器訪問時(shí),存儲器帶寬利用率為1/32。為了避免這個(gè)問題,可以使用16字節(jié)的存儲器訪問。CUDA的程序設(shè)計(jì)指導(dǎo)[20]指出,如果warp中每個(gè)線程均訪問16個(gè)字節(jié)存儲器,則GPU產(chǎn)生4個(gè)存儲器訪問請求,且每個(gè)請求完成8個(gè)線程的存儲器訪問。如果這8個(gè)線程計(jì)算不同的實(shí)例,其地址將處于不同的區(qū)段,在Scrypt的2個(gè)階段中存儲器帶寬的利用率均為1/8。


本文編號：3222997