本文首先從數字信號處理入手,分析了射電天文信號的一般特點,進而提出了使用先進的FPGA（Field Programmable Gate Array,現場可編程邏輯門列陣）芯片作為核心處理器處理射電信號的核心單元。在第二章詳細的介紹了FPGA及其嵌入式處理器NiosⅡ、知識產權核（IP core）這些當今最流行最先進的FPGA內部集成的處理技術。第三章在前兩章的基礎上,介紹了我們現在使用的用于算法驗證的FPGA-DSP（Digital Signal Processing,數字信號處理）開發(fā)板,包括該開發(fā)板上的核心FPGA芯片Cyclone2C70F672C6,高速多比特ADC（Analog to DigitalConvertor,模數轉換器）ADI5500,以及奈奎斯特采樣定律。第四章詳細介紹了集成于該開發(fā)板內部的多種數字信號處理算法,包括FFT,FIR,Autocorrelation,Square low detector等等,以及基于NiosⅡ處理器的核心主控單元DSP-CPU的處理構成處理算法,并且給出了相關處理的處理結果:該設計處理帶寬0-48MHz,通過1024點FFT運算,最... 

【文章來源】： 董亮 中國科學院研究生院（云南天文臺）

【文章頁數】：85 頁

【學位級別】：碩士

【部分圖文】：

基于乘積項的PLD內部結構

圖2.2宏單元結構是乘積項陣列，實際就是一個與或陣列，每一個交叉點都是一個可編程熔導通就是實現“與”邏輯。后面的乘積項選擇矩陣是一個“或”陣列。兩者一成組合邏輯。圖右側是一個可編程O觸發(fā)器，它的時鐘，清零輸入都可以選擇，可以使用專用的全局清零和全局時鐘，也可以使用內部邏輯(乘積項)產生的時鐘和清零。如果不需要觸發(fā)器，也可以將此觸發(fā)器旁路，信號直PIA或輸出到l/O腳。復雜的pLO推動了設計方法韻發(fā)展產感影洲剪湯左分髻一聆澎才，“其于模塊的設計

乘乘乘乘乘乘乘積項············’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’’選擇擇卜尸‘‘‘廣廣廣廣廣廣一、、、、、、只刁NNN)))))))))))匕曰片片片片片片·》》尸尸尸尸尸尸卜卜卜卜卜卜.〔撇撇住住住住住住住住住住住側側…………臃臃臃匕夕卜卜卜綴綴綴綴綴綴l蘸爵纂蒸蒸生碑春欲篇服浴鴿密始望翻翻卜經沸至鄉(xiāng)痰豁腸竊竊竊庫庫庫庫庫庫庫黝滋淤妻理搖易蕩{翎翎影東燕{鈴攤瀚瀚瀚嘛嘛嘛麟撇撇敬鏘鏘鏘暇蕩粼龔雜雜雜鬢鬢鬢麒澎薰翼翼吐熊粼縫熟藏葬溯溯l蒸易騾藻巍巍巍暇暇暇暇毖奈男宗份表老太瀚奮溯溯溯溯lllll馨薰熏繃繃鬢篡纂薰藐!!!羹耀瓣lll鬢鬢鬢藻羹羹鬢參參參參碑碑碑碑辨黝粼聾濰蒸蒸裝戮瀚擻組組七七七七繪萬砌心嵌趁姍牛g日網腳娜娜赫蔽決五于‘翻翻撇撇撇紅舞瀚數瀚翰織織勁衛(wèi)啼;紛毋飛貶紹賺曰貸洛洛報毯嗽行職褪瑞瑞瀚跳陽抽，石Ex口.目ef血口mP叭自以知以韋叮m呂圖2.2宏單元結構左側是乘積項陣列，實際就是一個與或陣列，每一個交叉點都是一個可編程如果導通就是實現“與”邏輯。后面的乘積項選擇矩陣是一個“或”陣列。兩者完成組合邏輯。圖右側是一個可編程O觸發(fā)器，它的時鐘，清零輸入都可程選擇，可以使用專用的全局清零和全局時鐘，也可以使用內部邏輯(乘積列)產生的時鐘和清零。如果不需要觸發(fā)器，也可以將此觸發(fā)器旁路，信號輸給PIA或輸出到l/O腳。


本文編號：3214526