發(fā)布時(shí)間：2021-06-06 09:41

　　針對(duì)卷積神經(jīng)網(wǎng)絡(luò)對(duì)于運(yùn)算資源需求的不斷增長(zhǎng),和傳統(tǒng)的硬件卷積加速方案在功耗、面積敏感的邊緣計(jì)算領(lǐng)域難以應(yīng)用的問題,設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)低功耗嵌入式卷積神經(jīng)網(wǎng)絡(luò)加速處理器.目標(biāo)處理器基于RISC-V指令集架構(gòu),內(nèi)核擴(kuò)展4條自定義神經(jīng)網(wǎng)絡(luò)指令,并在硬件層面實(shí)現(xiàn)加速處理.該卷積神經(jīng)網(wǎng)絡(luò)處理器最大程度的復(fù)用了原RISC-V的數(shù)據(jù)通路和功能模塊,減小了額外的功耗和芯片面積等資源開銷.目標(biāo)處理器通過RISC-V官方標(biāo)準(zhǔn)測(cè)試集驗(yàn)證,并對(duì)MNIST手寫數(shù)據(jù)集進(jìn)行識(shí)別測(cè)試,正確率達(dá)到97.23%.在TSMC 40nm標(biāo)準(zhǔn)數(shù)字工藝下,目標(biāo)處理器面積僅為0.34 mm^2,,動(dòng)態(tài)功耗僅為11.1μw/MHz,與同期處理器相比,面積和功耗方面均具有一定優(yōu)勢(shì). 

【文章來源】：微電子學(xué)與計(jì)算機(jī). 2020,37(04)北大核心

【文章頁數(shù)】：6 頁

【部分圖文】：

本文設(shè)計(jì)自定義指令格式

相較于其他的卷積神經(jīng)網(wǎng)絡(luò)處理器采用128位長(zhǎng)指令,需要額外的譯碼操作[4-5].本文設(shè)計(jì)的指令類型為32位標(biāo)準(zhǔn)指令長(zhǎng)度,較128位長(zhǎng)指令有較大的提升.同時(shí)在譯碼階段,盡可能的實(shí)現(xiàn)了同基本整數(shù)指令集RV32I譯碼電路的復(fù)用,減小了硬件電路設(shè)計(jì)的復(fù)雜度.圖3為RV32I的標(biāo)準(zhǔn)指令格式.3.1.1 CONV指令設(shè)計(jì)

結(jié)合上文設(shè)計(jì)的四條自定義CNN加速指令,本文在原處理器架構(gòu)的基礎(chǔ)上進(jìn)行了針對(duì)性的設(shè)計(jì),主要增加了片上的臨時(shí)數(shù)據(jù)存儲(chǔ)器、卷積運(yùn)算單元和針對(duì)自定義指令的流水線控制機(jī)制完善.CNN加速處理器架構(gòu)設(shè)計(jì)如圖4所示.同圖1標(biāo)準(zhǔn)RISC-V處理器架構(gòu)相比,主要添加了片上數(shù)據(jù)暫存器和卷積運(yùn)算單元,同時(shí)添加了由數(shù)據(jù)存儲(chǔ)器到片上數(shù)據(jù)暫存器的數(shù)據(jù)通路,用于支持VLOAD、VSTORE指令.由于4條定制指令大多為多周期指令,還需添加額外的流水線暫停控制信號(hào).

【參考文獻(xiàn)】：
期刊論文
[1]一種基于可編程邏輯器件的卷積神經(jīng)網(wǎng)絡(luò)協(xié)處理器設(shè)計(jì)[J]. 楊一晨,張國(guó)和,梁峰,何平,吳斌,高震霆.  西安交通大學(xué)學(xué)報(bào). 2018(07)
[2]基于Rocket-Chip開源處理器的CNN加速模塊的設(shè)計(jì)及實(shí)現(xiàn)[J]. 楊維科,賀光輝,景乃鋒.  微電子學(xué)與計(jì)算機(jī). 2018(04)
[3]面向網(wǎng)絡(luò)報(bào)文轉(zhuǎn)發(fā)的RISC-V壓縮指令定制[J]. 呂倩茹,王彥鵬,曹壯,文梅.  計(jì)算機(jī)工程與科學(xué). 2018(03)
[4]RISC-V架構(gòu)的開源處理器及SoC研究綜述[J]. 雷思磊.  單片機(jī)與嵌入式系統(tǒng)應(yīng)用. 2017(02)
[5]卷積神經(jīng)網(wǎng)絡(luò)的FPGA并行加速方案設(shè)計(jì)[J]. 方睿,劉加賀,薛志輝,楊廣文.  計(jì)算機(jī)工程與應(yīng)用. 2015(08)

碩士論文
[1]具有卷積神經(jīng)網(wǎng)絡(luò)擴(kuò)展指令的微處理器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 馬珂.西安理工大學(xué) 2018
[2]卷積神經(jīng)網(wǎng)絡(luò)處理器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 閻強(qiáng).西安理工大學(xué) 2017



本文編號(hào)：3214118