發(fā)布時間：2021-05-22 00:00

　　本文擬利用Field-Programmable Gate Array（簡稱FPGA）技術設計和實現(xiàn)精度最佳的16點加法器,在算法不完善的情況下,總結其優(yōu)缺點,在對其代碼進行優(yōu)化的基礎上,提出了一種更經濟的邏輯門單元最佳精確點加法器。主要采用VHDL語言,在通用FPGA中,主要實現(xiàn)16位定點的添加,保證了數(shù)值計算的最佳精度,不僅計算速度快,芯片利用率高,同時保證了輸入和輸出在16位寬的基礎上,保證了輸出數(shù)據(jù)的最佳精度。 

【文章來源】：電子技術與軟件工程. 2020,(10)

【文章頁數(shù)】：2 頁

【文章目錄】：
1 設計思想
2 仿真驗證
3 結論
4 討論



本文編號：3200600