本文擬利用Field-Programmable Gate Array（簡(jiǎn)稱FPGA）技術(shù)設(shè)計(jì)和實(shí)現(xiàn)精度最佳的16點(diǎn)加法器,在算法不完善的情況下,總結(jié)其優(yōu)缺點(diǎn),在對(duì)其代碼進(jìn)行優(yōu)化的基礎(chǔ)上,提出了一種更經(jīng)濟(jì)的邏輯門單元最佳精確點(diǎn)加法器。主要采用VHDL語(yǔ)言,在通用FPGA中,主要實(shí)現(xiàn)16位定點(diǎn)的添加,保證了數(shù)值計(jì)算的最佳精度,不僅計(jì)算速度快,芯片利用率高,同時(shí)保證了輸入和輸出在16位寬的基礎(chǔ)上,保證了輸出數(shù)據(jù)的最佳精度。 

【文章來源】：電子技術(shù)與軟件工程. 2020,(10)

【文章頁(yè)數(shù)】：2 頁(yè)

【文章目錄】：
1 設(shè)計(jì)思想
2 仿真驗(yàn)證
3 結(jié)論
4 討論



本文編號(hào)：3200600