發(fā)布時(shí)間：2021-05-12 06:06

　　片上多核處理器是目前計(jì)算機(jī)體系結(jié)構(gòu)技術(shù)發(fā)展的一個(gè)趨勢(shì)。其應(yīng)用范圍覆蓋工作站服務(wù)器、桌面計(jì)算機(jī)以及各種嵌入式設(shè)備,越來(lái)越廣泛。它通過(guò)在單個(gè)芯片上集成多個(gè)處理器核,極大地增強(qiáng)了芯片的計(jì)算能力。同時(shí),這也意味著處理器需要更多數(shù)據(jù),對(duì)訪存的要求更高。訪存已成為影響多核處理器性能發(fā)揮的關(guān)鍵因素。片上多處理核的訪存效率受到處理器體系結(jié)構(gòu)、存儲(chǔ)層次、互連組織、輸入輸出方式等因素的影響。目前多核處理器上常見(jiàn)的共享Cache結(jié)構(gòu)、共享總線(xiàn)互連、交叉開(kāi)關(guān)互連、片上網(wǎng)絡(luò)互連等技術(shù)都是最初針對(duì)高性能處理器設(shè)計(jì)而出現(xiàn)的,當(dāng)它們應(yīng)用到嵌入式處理器設(shè)計(jì)領(lǐng)域時(shí),由于受芯片面積、功耗、成本、性能等多方面因素制約,存在著效率低或者開(kāi)銷(xiāo)代價(jià)大等各種問(wèn)題。本文結(jié)合嵌入式可視媒體處理SoC芯片EVMPSoC的研制需求,研究了面向嵌入式可視媒體處理SoC的異構(gòu)多核處理器片上訪存管理技術(shù),設(shè)計(jì)并實(shí)現(xiàn)了EVMPSoC芯片的多通道高效訪存子系統(tǒng)。本文的主要工作和貢獻(xiàn)如下:1.借鑒現(xiàn)有的片上多處理器訪存技術(shù),提出并實(shí)現(xiàn)了一種EVMPSoC的多通道雙位寬并行訪存與通信結(jié)構(gòu)。該結(jié)構(gòu)有利于大批量連續(xù)數(shù)據(jù)快速傳輸,可有效支持多訪存任務(wù)并行執(zhí)行,... 

【文章來(lái)源】：國(guó)防科技大學(xué)湖南省 211工程院校 985工程院校

【文章頁(yè)數(shù)】：70 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
ABSTRACT
第一章 緒論
    1.1 課題背景
    1.2 相關(guān)研究
        1.2.1 面向嵌入應(yīng)用的SoC 體系架構(gòu)
        1.2.2 嵌入式多核處理器的訪存與通信
    1.3 本文主要工作
    1.4 論文結(jié)構(gòu)
第二章 EVMPSOC 訪存結(jié)構(gòu)設(shè)計(jì)
    2.1 EVMPSOC 處理器概述
        2.1.1 總體架構(gòu)
        2.1.2 Wishbone 總線(xiàn)
    2.2 訪存結(jié)構(gòu)設(shè)計(jì)
        2.2.1 存儲(chǔ)層次
        2.2.2 輸入/輸出方式
        2.2.3 模塊劃分及互連策略
        2.2.4 詳細(xì)互連結(jié)構(gòu)
    2.3 AMU 結(jié)構(gòu)設(shè)計(jì)方案
    2.4 本章小結(jié)
第三章 訪存管理部件的設(shè)計(jì)實(shí)現(xiàn)技術(shù)
    3.1 接口模塊
    3.2 通道寄存器模塊
    3.3 通道仲裁模塊
    3.4 AMU 傳輸引擎
        3.4.1 二維事務(wù)與流水傳輸機(jī)制
        3.4.2 內(nèi)部模塊框圖
        3.4.3 傳輸控制技術(shù)
        3.4.4 地址生成邏輯
        3.4.5 數(shù)據(jù)通路邏輯
        3.4.6 計(jì)數(shù)控制邏輯
        3.4.7 顯存幀控制邏輯
    3.5 傳輸性能分析
    3.6 AMU 部件的邏輯綜合與物理實(shí)現(xiàn)
        3.6.1 邏輯綜合與結(jié)果分析
        3.6.2 物理實(shí)現(xiàn)與結(jié)果分析
    3.7 本章小結(jié)
第四章 訪存管理部件的驗(yàn)證
    4.1 驗(yàn)證方法
        4.1.1 軟件模擬與FPGA 仿真
        4.1.2 黑盒測(cè)試與白盒測(cè)試
        4.1.3 子模塊測(cè)試與父模塊測(cè)試
    4.2 基于MODELSIM 的模擬驗(yàn)證
        4.2.1 模擬環(huán)境的構(gòu)建
        4.2.2 測(cè)試任務(wù)及結(jié)果分析
    4.3 基于FPGA 的仿真驗(yàn)證
        4.3.1 FPGA 仿真環(huán)境的構(gòu)建
        4.3.2 測(cè)試任務(wù)及結(jié)果分析
    4.4 本章小結(jié)
第五章 EVMPSOC 的軟件編程技術(shù)
    5.1 EVMPSOC 的軟件開(kāi)發(fā)平臺(tái)
    5.2 EVMPSOC 上的多核編程
        5.2.1 FFT 算法
        5.2.2 多核任務(wù)分配
        5.2.3 協(xié)處理核編程優(yōu)化方法
        5.2.4 結(jié)果分析
    5.3 本章小結(jié)
第六章 結(jié)束語(yǔ)
    6.1 全文工作總結(jié)
    6.2 工作展望
參考文獻(xiàn)


【參考文獻(xiàn)】：
期刊論文
[1]片上網(wǎng)絡(luò)體系結(jié)構(gòu)的研究與進(jìn)展[J]. 朱樟明,周端,楊銀堂.  計(jì)算機(jī)工程. 2007(24)

博士論文
[1]多核處理器的訪存模擬與優(yōu)化技術(shù)研究[D]. 高翔.中國(guó)科學(xué)技術(shù)大學(xué) 2007

碩士論文
[1]多媒體SoC中存儲(chǔ)控制與片上通信的研究與實(shí)現(xiàn)[D]. 陳爭(zhēng)勝.浙江大學(xué) 2007
[2]嵌入式異構(gòu)多核體系的片上通信[D]. 陳國(guó)兵.浙江大學(xué) 2007
[3]微處理器體系結(jié)構(gòu)級(jí)測(cè)試程序自動(dòng)生成關(guān)鍵技術(shù)研究[D]. 朱丹.國(guó)防科學(xué)技術(shù)大學(xué) 2004
[4]面向SoC的USB控制器及通用IO控制器的IP核設(shè)計(jì)與實(shí)現(xiàn)[D]. 張建民.國(guó)防科學(xué)技術(shù)大學(xué) 2003



本文編號(hào)：3182882