基于FPGA的SPARC多核結(jié)構(gòu)設(shè)計(jì)與實(shí)現(xiàn)及并行算法研究
發(fā)布時(shí)間:2021-05-12 04:09
目前嵌入式系統(tǒng)已經(jīng)廣泛應(yīng)用在航天、航空、工業(yè)機(jī)器人、系統(tǒng)控制等領(lǐng)域,然而,海量數(shù)據(jù)處理對(duì)嵌入式計(jì)算系統(tǒng)提出了更高的要求。為了開發(fā)更高性能的嵌入式系統(tǒng),并行計(jì)算成為提高嵌入式系統(tǒng)的計(jì)算速度和可靠程度的有效手段。本文首先深入的研究了GRLIB IP庫(kù)的體系結(jié)構(gòu),開發(fā)流程和LEON3處理器的特點(diǎn),GRLIB IP庫(kù)是一套符合GPL標(biāo)準(zhǔn)的免費(fèi)、開源、可重復(fù)使用的IP軟核庫(kù)。GRLIB IP庫(kù)具有高度的可配置性、可擴(kuò)展性、可移植性和兼容性;其次本文分析了eCos操作系統(tǒng)的體系結(jié)構(gòu),eCos是一種開放源代碼軟件,完全免費(fèi),無版權(quán)限制嵌入式可配置實(shí)時(shí)操作系統(tǒng)。它支持對(duì)稱多處理器(SMP)系統(tǒng),在上面這些分析的基礎(chǔ)上,本文的主要工作如下:(1)通過對(duì)GRLIB IP庫(kù)和eCos操作系統(tǒng)的研究分析,提出了嵌入式多核平臺(tái)的硬件層和軟件層設(shè)計(jì)方案,并設(shè)計(jì)了嵌入式多核平臺(tái)的開發(fā)流程。利用多核平臺(tái)提高嵌入式系統(tǒng)的性能。(2)設(shè)計(jì)了針對(duì)嵌入式多核平臺(tái)特點(diǎn)的并行算法,對(duì)Cannon矩陣乘法,快速傅立葉算法,一維離散小波變換進(jìn)行并行化,并在嵌入式多核平臺(tái)下進(jìn)行測(cè)試。利用多線程機(jī)制提高多核平臺(tái)的使用性能。(3)設(shè)計(jì)了基...
【文章來源】:哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校
【文章頁數(shù)】:58 頁
【學(xué)位級(jí)別】:碩士
【文章目錄】:
摘要
Abstract
第1章 緒論
1.1 課題研究的目的與意義
1.2 課題背景
1.2.1 SOC設(shè)計(jì)技術(shù)及現(xiàn)狀
1.2.2 國(guó)內(nèi)外開放源代碼處理器發(fā)展現(xiàn)狀
1.2.3 嵌入式操作系統(tǒng)概述
1.2.4 并行算法編程模型
1.2.5 DSP特點(diǎn)
1.2.6 SMP結(jié)構(gòu)特點(diǎn)
1.3 論文的主要內(nèi)容
第2章 嵌入式多核結(jié)構(gòu)分析
2.1 GRLIB概述
2.2 GRLIB IP庫(kù)開發(fā)流程
2.3 LEON系列處理器結(jié)構(gòu)
2.3.1 LEON特點(diǎn)
2.3.2 LEON的可配置性
2.3.3 LEON編碼風(fēng)格
2.3.4 LEON應(yīng)用
2.4 eCos體系結(jié)構(gòu)分析
2.4.1 eCos層次結(jié)構(gòu)
2.4.2 eCos的源碼體系結(jié)構(gòu)
2.4.3 eCos的內(nèi)核分析
2.5 本章小結(jié)
第3章 嵌入式多核平臺(tái)的設(shè)計(jì)
3.1 LEON3 多核平臺(tái)設(shè)計(jì)
3.1.1 硬件層設(shè)計(jì)
3.1.2 軟件層設(shè)計(jì)
3.2 LEON3 多核平臺(tái)實(shí)現(xiàn)
3.2.1 eCos嵌入式操作系統(tǒng)的移植
3.2.2 GRLIB IP庫(kù)的配置
3.2.3 FPGA實(shí)現(xiàn)
3.2.4 系統(tǒng)驗(yàn)證
3.3 本章小結(jié)
第4章 嵌入式多核平臺(tái)驗(yàn)證算法研究與實(shí)現(xiàn)
4.1 引言
4.2 驗(yàn)證平臺(tái)的并行算法設(shè)計(jì)
4.2.1 Cannon算法的并行實(shí)現(xiàn)
4.2.2 快速傅立葉運(yùn)算的并行實(shí)現(xiàn)
4.2.3 一維小波變換運(yùn)算的并行實(shí)現(xiàn)
4.3 驗(yàn)證平臺(tái)的并行算法測(cè)試
4.3.1 實(shí)驗(yàn)平臺(tái)
4.3.2 評(píng)測(cè)方法
4.3.3 測(cè)試結(jié)果分析
4.4 多核異構(gòu)結(jié)構(gòu)設(shè)計(jì)
4.5 本章小結(jié)
結(jié)論
參考文獻(xiàn)
攻讀學(xué)位期間發(fā)表的學(xué)術(shù)論文
致謝
本文編號(hào):3182701
【文章來源】:哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校
【文章頁數(shù)】:58 頁
【學(xué)位級(jí)別】:碩士
【文章目錄】:
摘要
Abstract
第1章 緒論
1.1 課題研究的目的與意義
1.2 課題背景
1.2.1 SOC設(shè)計(jì)技術(shù)及現(xiàn)狀
1.2.2 國(guó)內(nèi)外開放源代碼處理器發(fā)展現(xiàn)狀
1.2.3 嵌入式操作系統(tǒng)概述
1.2.4 并行算法編程模型
1.2.5 DSP特點(diǎn)
1.2.6 SMP結(jié)構(gòu)特點(diǎn)
1.3 論文的主要內(nèi)容
第2章 嵌入式多核結(jié)構(gòu)分析
2.1 GRLIB概述
2.2 GRLIB IP庫(kù)開發(fā)流程
2.3 LEON系列處理器結(jié)構(gòu)
2.3.1 LEON特點(diǎn)
2.3.2 LEON的可配置性
2.3.3 LEON編碼風(fēng)格
2.3.4 LEON應(yīng)用
2.4 eCos體系結(jié)構(gòu)分析
2.4.1 eCos層次結(jié)構(gòu)
2.4.2 eCos的源碼體系結(jié)構(gòu)
2.4.3 eCos的內(nèi)核分析
2.5 本章小結(jié)
第3章 嵌入式多核平臺(tái)的設(shè)計(jì)
3.1 LEON3 多核平臺(tái)設(shè)計(jì)
3.1.1 硬件層設(shè)計(jì)
3.1.2 軟件層設(shè)計(jì)
3.2 LEON3 多核平臺(tái)實(shí)現(xiàn)
3.2.1 eCos嵌入式操作系統(tǒng)的移植
3.2.2 GRLIB IP庫(kù)的配置
3.2.3 FPGA實(shí)現(xiàn)
3.2.4 系統(tǒng)驗(yàn)證
3.3 本章小結(jié)
第4章 嵌入式多核平臺(tái)驗(yàn)證算法研究與實(shí)現(xiàn)
4.1 引言
4.2 驗(yàn)證平臺(tái)的并行算法設(shè)計(jì)
4.2.1 Cannon算法的并行實(shí)現(xiàn)
4.2.2 快速傅立葉運(yùn)算的并行實(shí)現(xiàn)
4.2.3 一維小波變換運(yùn)算的并行實(shí)現(xiàn)
4.3 驗(yàn)證平臺(tái)的并行算法測(cè)試
4.3.1 實(shí)驗(yàn)平臺(tái)
4.3.2 評(píng)測(cè)方法
4.3.3 測(cè)試結(jié)果分析
4.4 多核異構(gòu)結(jié)構(gòu)設(shè)計(jì)
4.5 本章小結(jié)
結(jié)論
參考文獻(xiàn)
攻讀學(xué)位期間發(fā)表的學(xué)術(shù)論文
致謝
本文編號(hào):3182701
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3182701.html
最近更新
教材專著