在即將到來(lái)的智能互聯(lián)時(shí)代,“萬(wàn)物互聯(lián)”的理念給微控制器的應(yīng)用帶來(lái)了寬廣的想象空間,但同時(shí)也給微控制器的設(shè)計(jì)和研發(fā)帶來(lái)了新的難題:一方面,物聯(lián)網(wǎng)時(shí)代對(duì)芯片的數(shù)據(jù)計(jì)算、處理和傳輸能力的要求越來(lái)越高;另一方面,復(fù)雜而多樣的應(yīng)用場(chǎng)景又給芯片帶來(lái)了低功耗、低成本的要求。目前市場(chǎng)上基于主流指令集進(jìn)行研發(fā)的微控制器由于難度大,投入成本高,開(kāi)發(fā)時(shí)間長(zhǎng)等原因,在面對(duì)新形勢(shì)下的市場(chǎng)環(huán)境已經(jīng)顯得力不從心。而第五代精簡(jiǎn)指令集架構(gòu)以其開(kāi)源免費(fèi)、開(kāi)發(fā)難度低和綜合性能強(qiáng)的特點(diǎn),為物聯(lián)網(wǎng)時(shí)代微控制器的研發(fā)注入了全新的思路和力量。本文所實(shí)現(xiàn)的微控制器采用了基于第五代精簡(jiǎn)指令集架構(gòu)的內(nèi)核,在對(duì)各模塊進(jìn)行實(shí)現(xiàn)的過(guò)程中充分利用和修改已有IP核,并強(qiáng)調(diào)軟件平臺(tái)和硬件平臺(tái)的配合設(shè)計(jì)。AXI總線(xiàn)和APB總線(xiàn)則分別作為微控制器的高速總線(xiàn)和低速總線(xiàn),分別掛載系統(tǒng)的高速模塊和低速模塊,使系統(tǒng)內(nèi)各個(gè)速度不同的模塊能夠互聯(lián)互通,起到串聯(lián)整個(gè)系統(tǒng)的作用,并最終實(shí)現(xiàn)MCU系統(tǒng)的一體化。在完成了系統(tǒng)的架構(gòu)設(shè)計(jì)之后,本設(shè)計(jì)又搭建了測(cè)試平臺(tái),對(duì)微控制器進(jìn)行了測(cè)試與驗(yàn)證。首先驗(yàn)證了中央處理器的功能正確性,包括RISC-V基本指令的測(cè)試和運(yùn)行高級(jí)語(yǔ)言程序... 

【文章來(lái)源】：電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：89 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
摘要
abstract
第一章 緒論
    1.1 課題背景
    1.2 國(guó)內(nèi)外發(fā)展現(xiàn)狀
    1.3 研究意義
    1.4 本論文的結(jié)構(gòu)安排
第二章 微控制器相關(guān)研究理論與實(shí)現(xiàn)技術(shù)
    2.1 指令集發(fā)展概述
        2.1.1 復(fù)雜指令集架構(gòu)與精簡(jiǎn)指令集架構(gòu)
        2.1.2 第五代精簡(jiǎn)指令集概述
    2.2 微控制器實(shí)現(xiàn)方法與技術(shù)
        2.2.1 軟件和硬件協(xié)同設(shè)計(jì)與實(shí)現(xiàn)技術(shù)
        2.2.2 IP核重復(fù)使用技術(shù)
        2.2.3 片上互聯(lián)總線(xiàn)實(shí)現(xiàn)技術(shù)
    2.3 AXI總線(xiàn)的結(jié)構(gòu)及其傳輸操作
        2.3.1 AXI總線(xiàn)的系統(tǒng)結(jié)構(gòu)
        2.3.2 AXI總線(xiàn)的傳輸詳解
        2.3.3 AXI總線(xiàn)的握手過(guò)程
    2.4 APB總線(xiàn)的結(jié)構(gòu)及其傳輸操作
        2.4.1 APB總線(xiàn)系統(tǒng)組成和工作狀態(tài)
        2.4.2 APB總線(xiàn)的讀寫(xiě)傳輸及時(shí)序
    2.5 本章小結(jié)
第三章 微控制器系統(tǒng)的研究與實(shí)現(xiàn)
    3.1 基于RISC-V指令集的內(nèi)核模塊的研究與實(shí)現(xiàn)
        3.1.1 內(nèi)核的結(jié)構(gòu)特點(diǎn)
        3.1.2 四級(jí)流水線(xiàn)介紹
        3.1.3 核心模塊介紹
    3.2 SPI控制器模塊的設(shè)計(jì)與實(shí)現(xiàn)
        3.2.1 SPI控制模塊的信號(hào)端口與寄存器
        3.2.2 SPI控制器的結(jié)構(gòu)
        3.2.3 SPI控制狀態(tài)機(jī)的實(shí)現(xiàn)
    3.3 GPIO控制器模塊的設(shè)計(jì)與實(shí)現(xiàn)
        3.3.1 GPIO控制器介紹
        3.3.2 GPIO控制器接口信號(hào)與寄存器
    3.4 UART模塊的設(shè)計(jì)與實(shí)現(xiàn)
        3.4.1 UART協(xié)議介紹
        3.4.2 UART模塊的結(jié)構(gòu)
        3.4.3 UART接收狀態(tài)機(jī)的實(shí)現(xiàn)
        3.4.4 UART的配置和控制寄存器
    3.5 I~2C控制器的設(shè)計(jì)與實(shí)現(xiàn)
        3.5.1 I~2C協(xié)議時(shí)序介紹
        3.5.2 I~2C控制器的結(jié)構(gòu)與實(shí)現(xiàn)
        3.5.3 命令控制狀態(tài)機(jī)的實(shí)現(xiàn)
    3.6 DPWM模塊的設(shè)計(jì)與實(shí)現(xiàn)
        3.6.1 DPWM技術(shù)原理簡(jiǎn)介
        3.6.2 DPWM模塊的結(jié)構(gòu)
        3.6.3 DPWM模塊的實(shí)現(xiàn)
    3.7 本章小結(jié)
第四章 微控制器的仿真和驗(yàn)證
    4.1 微控制器內(nèi)核的仿真與測(cè)試
        4.1.1 對(duì)內(nèi)核進(jìn)行RISC-V指令的官方測(cè)試
        4.1.2 在內(nèi)核上運(yùn)行高級(jí)語(yǔ)言(C語(yǔ)言)編寫(xiě)的軟件程序
    4.2 SPI控制器的仿真與測(cè)試
    4.3 GPIO控制器的仿真與測(cè)試
    4.4 UART的仿真與測(cè)試
    4.5 I~2C控制器的仿真與測(cè)試
    4.6 DPWM模塊的仿真與測(cè)試
    4.7 本章小結(jié)
第五章 基于SMIC130 納米工藝的微控制器的綜合及物理實(shí)現(xiàn)
    5.1 邏輯綜合流程和步驟
        5.1.1 邏輯綜合流程和步驟
        5.1.2 靜態(tài)時(shí)序分析和時(shí)序約束
        5.1.3 邏輯綜合過(guò)程及結(jié)果分析
    5.2 基于深亞微米工藝的物理實(shí)現(xiàn)方法及流程
        5.2.1 芯片的布局規(guī)劃
        5.2.2 芯片的電源規(guī)劃和標(biāo)準(zhǔn)單元的放置
        5.2.3 芯片的時(shí)鐘樹(shù)綜合
        5.2.4 芯片的布線(xiàn)
    5.3 物理實(shí)現(xiàn)結(jié)果
    5.4 本章小結(jié)
第六章 總結(jié)與展望
    6.1 工作總結(jié)
    6.2 創(chuàng)新點(diǎn)分析
    6.3 不足與展望
致謝
參考文獻(xiàn)
攻讀碩士學(xué)位期間取得的成果


【參考文獻(xiàn)】：
期刊論文
[1]基于MS-ECO的多模式多端角簽收時(shí)序修復(fù)方法的研究[J]. 沈潛鋒,龔敏,高博.  電子器件. 2018(02)
[2]光刻技術(shù)的歷史與現(xiàn)狀[J]. 樓祺洪,袁志軍,張海波.  科學(xué). 2017(03)
[3]信息時(shí)代的物質(zhì)基礎(chǔ)——晶體管的發(fā)明[J]. 潛偉.  科技導(dǎo)報(bào). 2009(19)
[4]超深亞微米IC設(shè)計(jì)中的天線(xiàn)效應(yīng)[J]. 李蜀霞,劉輝華,趙建明,何春.  中國(guó)集成電路. 2008(04)
[5]SoC靜態(tài)時(shí)序分析中時(shí)序約束策略的研究及實(shí)例[J]. 談曉婷,付宇卓,謝凱年.  微電子學(xué)與計(jì)算機(jī). 2006(04)
[6]SPI串行總線(xiàn)接口的Verilog實(shí)現(xiàn)[J]. 孫豐軍,余春暄.  現(xiàn)代電子技術(shù). 2005(16)
[7]SPI總線(xiàn)接口的FPGA設(shè)計(jì)與實(shí)現(xiàn)[J]. 楊承富,徐志軍.  軍事通信技術(shù). 2004(02)
[8]LVS版圖驗(yàn)證方法的研究[J]. 石春琦,吳金,常昌遠(yuǎn),魏同立.  電子器件. 2002(02)

博士論文
[1]超標(biāo)量嵌入式處理器關(guān)鍵技術(shù)設(shè)計(jì)研究[D]. 孟建熠.浙江大學(xué) 2009

碩士論文
[1]基于RISC-V架構(gòu)的雙發(fā)射微處理器設(shè)計(jì)與實(shí)現(xiàn)[D]. 盛啟隆.西安理工大學(xué) 2019
[2]基于龍芯軟核處理器LS232的SoPC設(shè)計(jì)與實(shí)現(xiàn)[D]. 黃慶奕.中國(guó)科學(xué)院大學(xué)(中國(guó)科學(xué)院國(guó)家空間科學(xué)中心) 2019
[3]基于UVM的APB-I2C驗(yàn)證IP的設(shè)計(jì)與實(shí)現(xiàn)[D]. 張彥磊.電子科技大學(xué) 2019
[4]基于RISC-V指令集處理器的控制器研究[D]. 滕宇.黑龍江大學(xué) 2018
[5]基于SoPC架構(gòu)的芯片設(shè)計(jì)與物理實(shí)現(xiàn)[D]. 張?jiān)?電子科技大學(xué) 2016
[6]基于AXI總線(xiàn)的SoC架構(gòu)設(shè)計(jì)與分析[D]. 胡景華.上海交通大學(xué) 2013
[7]基于ARMv4指令集的32位RISC微控制器的設(shè)計(jì)與實(shí)現(xiàn)[D]. 孫永琦.浙江理工大學(xué) 2013
[8]SOC軟硬件協(xié)同設(shè)計(jì)方法研究[D]. 姜靈峰.華中科技大學(xué) 2009
[9]I2C總線(xiàn)在SOC系統(tǒng)中的設(shè)計(jì)與實(shí)現(xiàn)[D]. 劉莎莎.電子科技大學(xué) 2010
[10]基于51核的SOC物理設(shè)計(jì)與驗(yàn)證[D]. 范奉艷.山東大學(xué) 2008



本文編號(hào)：3181934