筆記本電腦作為一種消費(fèi)品已經(jīng)日益普及,筆記本電腦的發(fā)展是以每年一代的速度在向前發(fā)展。業(yè)內(nèi)的規(guī)律是上市一代,研發(fā)一代,預(yù)研一代,新一代的筆記本電腦總是以更節(jié)能,更高效,更輕薄,更多功能為目標(biāo)。本文詳細(xì)介紹了一種基于INTEL公司即將于2011年初發(fā)布的最新PCH（Platform Controller Hub,平臺(tái)控制中心）架構(gòu)開(kāi)發(fā)代號(hào)為Huron River由Sandy Bridge處理器和Cougar Point芯片組組成的筆記本電腦系統(tǒng)主板的硬件設(shè)計(jì),其特點(diǎn)是采用最新的雙芯片設(shè)計(jì),完備的接口功能,出色的節(jié)能效果。首先介紹了按照最新架構(gòu)筆記本主板通用設(shè)計(jì)的幾個(gè)模塊：處理器模塊、芯片組模塊、嵌入式模塊等,主要分析了這些模塊的詳細(xì)規(guī)格和設(shè)計(jì)要點(diǎn)。然后在通用設(shè)計(jì)的基礎(chǔ)上設(shè)計(jì)了三個(gè)具有特色的輔助功能設(shè)計(jì)：非智能電池的使用、時(shí)序的自主控制、SO（設(shè)備工作）狀態(tài)設(shè)備斷電功能。這些設(shè)計(jì)起到了節(jié)能、節(jié)省成本的作用,能使產(chǎn)品更加具有競(jìng)爭(zhēng)能力。其次針對(duì)筆記本電腦主板高速信號(hào)的信號(hào)完整性問(wèn)題以及電磁兼容問(wèn)題做了詳盡分析。在線路及信號(hào)分析的基礎(chǔ)上進(jìn)行印刷電路板設(shè)計(jì),處理在實(shí)際布局中的一些規(guī)則和注意事項(xiàng),及設(shè)... 

【文章來(lái)源】：蘇州大學(xué)江蘇省

【文章頁(yè)數(shù)】：61 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
中文摘要
Abstract
第一章 緒論
    1.1 課題的研究背景
    1.2 發(fā)展環(huán)境
    1.3 技術(shù)現(xiàn)狀
    1.4 本文的工作和論文安排
第二章 筆記本電腦主板的總體設(shè)計(jì)
    2.1 主板的系統(tǒng)框架
    2.2 主板的功能描述
        2.2.1 主板處理功能
        2.2.2 主板接口功能
    2.3 主板運(yùn)行環(huán)境說(shuō)明
    2.4 主板重要性能指標(biāo)
    2.5 主板功耗
第三章 主板各單元詳細(xì)設(shè)計(jì)
    3.1 處理器單元
        3.1.1 處理器單元功能描述
        3.1.2 處理器單元與其他單元的接口
    3.2 芯片組單元
        3.2.1 芯片組單元的功能描述
        3.2.2 芯片組單元的外出接口
    3.3 嵌入式控制器模塊
        3.3.1 嵌入式模塊功能描述
    3.4 電源模塊
第四章 其它輔助功能電路設(shè)計(jì)
    4.1 上電/下電時(shí)序自主控制
    4.2 非智能電池的運(yùn)用
        4.2.1 非智能電池的總體設(shè)計(jì)方案
        4.2.2 電池?cái)?shù)據(jù)獲取
        4.2.3 系統(tǒng)軟件處理
        4.2.4 測(cè)試結(jié)果和分析
    4.3 S0狀態(tài)設(shè)備斷電節(jié)能
第五章 電磁兼容及信號(hào)完整性分析
    5.1 電磁兼容設(shè)計(jì)技術(shù)
        5.1.1 印制電路板的選取
        5.1.2 元器件布置
        5.1.3 地線的布置
        5.1.4 電源線的布置
        5.1.5 信號(hào)線的布置
    5.2 信號(hào)完整性概述
        5.2.1 如何確保信號(hào)的完整性
        5.2.2 信號(hào)完整性問(wèn)題在高速信號(hào)傳輸過(guò)程中產(chǎn)生的原因
        5.2.3 高速信號(hào)完整性問(wèn)題的解決方法
        5.2.4 主板信號(hào)完整性分析
第六章 PCB布局及布線
第七章 測(cè)試結(jié)果與分析
    7.1 電源測(cè)試結(jié)果
        7.1.1 電源信號(hào)測(cè)試
        7.1.2 上電時(shí)序測(cè)試
    7.2 重要I/O信號(hào)測(cè)試結(jié)果
        7.2.1 USB信號(hào)及電源測(cè)試
        7.2.2 PCI-E信號(hào)眼圖測(cè)試
        7.2.3 SATA信號(hào)眼圖測(cè)試
        7.2.4 視頻和音頻測(cè)試結(jié)果
第八章 結(jié)束語(yǔ)
參考文獻(xiàn)
攻讀學(xué)位期間公開(kāi)發(fā)表的論文
致謝


【參考文獻(xiàn)】：
期刊論文
[1]高速串行技術(shù)帶來(lái)測(cè)試新挑戰(zhàn)[J]. 王麗英.  今日電子. 2008(05)
[2]高速電路設(shè)計(jì)中的信號(hào)完整性分析[J]. 王卿,崔海蒸.  電子元器件應(yīng)用. 2008(03)
[3]集成電路技術(shù)發(fā)展動(dòng)態(tài)[J]. 王紅.  微電子學(xué). 2007(04)
[4]高速電路設(shè)計(jì)方法[J]. 張斌,張松濤,葛曉琦.  計(jì)算機(jī)與網(wǎng)絡(luò). 2007(02)
[5]高速電路的信號(hào)完整性分析[J]. 孫宇貞.  電子技術(shù)應(yīng)用. 2005(03)
[6]高速電路設(shè)計(jì)中的信號(hào)完整性研究[J]. 黃德勇,張揚(yáng),楊云志.  電訊技術(shù). 2004(02)
[7]高速電路設(shè)計(jì)中的終端匹配技術(shù)[J]. 王昕,汪至中.  北方交通大學(xué)學(xué)報(bào). 2002(04)
[8]高速電路設(shè)計(jì)中的串?dāng)_問(wèn)題及對(duì)策[J]. 李 響.  電子質(zhì)量. 2002(04)



本文編號(hào)：3174292