在高精度和高分辨率雷達(dá)成像等系統(tǒng)中,快速傅里葉變換算法（FFT）因其具備較高的信號(hào)量化噪聲比而得到了廣泛應(yīng)用,加速FFT運(yùn)算執(zhí)行速度有極強(qiáng)的現(xiàn)實(shí)意義。本文以異構(gòu)多核SoC為載體,設(shè)計(jì)了一種一維、二維混合架構(gòu)多基FFT處理器,并以Xilinx Virtex7 FPGA為驗(yàn)證平臺(tái),對(duì)本設(shè)計(jì)進(jìn)行了驗(yàn)證,結(jié)果表明所設(shè)計(jì)的FFT處理器功能正確且達(dá)到系統(tǒng)設(shè)計(jì)要求。本文的主要研究工作如下:1.研究分析了FFT的多種算法原理及復(fù)雜度和一維、二維硬件實(shí)現(xiàn)結(jié)構(gòu)�？紤]到FFT處理器性能,本設(shè)計(jì)選擇基-2、基-3和混合基算法作為實(shí)現(xiàn)算法,采用一維順序遞歸、并行迭代和二維混合硬件架構(gòu)作為實(shí)現(xiàn)架構(gòu)。2.本設(shè)計(jì)的混合基FFT處理器中,蝶形運(yùn)算器為可重構(gòu)蝶形運(yùn)算器,復(fù)用了加法器和乘法器,可以由控制器配置為兩個(gè)并行的基-2蝶形運(yùn)算器或者一個(gè)基-3的運(yùn)算器,節(jié)約硬件資源。設(shè)計(jì)了對(duì)應(yīng)的無(wú)沖突地址規(guī)則,優(yōu)化RAM存儲(chǔ)資源。3.本設(shè)計(jì)在Xilinx的XC7V2000T FPGA芯片上搭建了硬件測(cè)試系統(tǒng),其FPGA硬件測(cè)試結(jié)果表明,本設(shè)計(jì)支持基-2、基-3和混合基模式FFT變換,執(zhí)行速度達(dá)到給定蝶乘器數(shù)量下的理論周期值,對(duì)單精度... 

【文章來(lái)源】：合肥工業(yè)大學(xué)安徽省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：91 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
致謝
摘要
abstract
第一章 緒論
    1.1 研究背景
    1.2 快速傅里葉發(fā)展現(xiàn)狀
        1.2.1 快速傅里葉變換發(fā)展歷程
        1.2.2 快速傅里葉變換算法研究現(xiàn)狀
        1.2.3 國(guó)內(nèi)外研究現(xiàn)狀
    1.3 本文研究的主要內(nèi)容
    1.4 課題來(lái)源
第二章 FFT理論算法與硬件實(shí)現(xiàn)
    2.1 離散傅里葉變換原理
    2.2 快速傅里葉變換算法分類
        2.2.1 基-2FFT算法
        2.2.2 基-3FFT算法
        2.2.3 混合基算法
    2.3 FFT處理器硬件架構(gòu)
        2.3.1 FFT一維處理器架構(gòu)
        2.3.2 FFT二維處理器架構(gòu)
    2.4 本章小結(jié)
第三章 FFT處理器設(shè)計(jì)方案
    3.1 FFT處理器架構(gòu)
    3.2 FFT工作原理
        3.2.1 FFT結(jié)構(gòu)示意圖
        3.2.2 FFT運(yùn)算流程
        3.2.3 FFT運(yùn)算結(jié)構(gòu)
        3.2.4 地址無(wú)沖突生成
    3.3 地址生成單元
    3.4 可重構(gòu)蝶形運(yùn)算單元
    3.5 FFT數(shù)據(jù)流程圖
    3.6 旋轉(zhuǎn)因子生成單元
    3.7 逆FFT（IFFT）
    3.8 本章小結(jié)
第四章 FFT處理器系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)
    4.1 一維FFT處理器
        4.1.1 一維FFT處理器系統(tǒng)架構(gòu)
        4.1.2 一維FFT運(yùn)算單元
        4.1.3 一維FFT控制器設(shè)計(jì)
    4.2 二維FFT處理器
        4.2.1 二維FFT處理器系統(tǒng)架構(gòu)
        4.2.2 二維FFT算法原理
        4.2.3 二維FFT控制器設(shè)計(jì)
    4.3 一維/二維FFT混合處理器
        4.3.1 一維/二維FFT混合處理器系統(tǒng)架構(gòu)
        4.3.2 一維/二維FFT混合處理器運(yùn)算流程
        4.3.3 數(shù)據(jù)傳輸單元實(shí)現(xiàn)
        4.3.4 三組RAM乒乓切換操作
        4.3.5 一維/二維FFT混合處理器控制器設(shè)計(jì)
    4.4 本章小結(jié)
第五章 FFT處理器驗(yàn)證
    5.1 驗(yàn)證方案
    5.2 RTL級(jí)功能仿真
        5.2.1 FFT控制器仿真
        5.2.2 地址生成單元仿真
    5.3 FFT運(yùn)算誤差
    5.4 FPGA驗(yàn)證
        5.4.1 FPGA驗(yàn)證平臺(tái)
        5.4.2 硬件資源分析
        5.4.3 板級(jí)調(diào)試
    5.5 本章小結(jié)
第六章 總結(jié)與展望
    6.1 總結(jié)
    6.2 展望
參考文獻(xiàn)
攻讀碩士學(xué)位期間的學(xué)術(shù)活動(dòng)基成果情況



本文編號(hào)：3148617