隨著現(xiàn)代科技與電子產(chǎn)品的日新月異,更快的速率、更高的帶寬已經(jīng)成為業(yè)界追求的目標之一。PCIe3.0協(xié)議在此背景下應運而生,通過PCIe3.0協(xié)議設計出的相關產(chǎn)品在工作和生活中也越來越常見。目前,PCIe3.0已經(jīng)成為處理器性能提高的重要因素之一。本文首先介紹了PCIe總線的發(fā)展和應用,然后分析了PCIe總線的協(xié)議內(nèi)容,并總結(jié)了PCIe3.0獨有的特點。通過PCIe3.0的IP核復用技術(shù)和AMBA3.0總線架構(gòu),實現(xiàn)了一款So C芯片中的高速I/O系統(tǒng)。該系統(tǒng)實現(xiàn)了PCIe3.0協(xié)議中的RC設備和EP設備,以及二者之間的連接。通過RC設備中的Host轉(zhuǎn)接橋完成對不同設備空間的訪問,通過EP設備發(fā)起DMA請求和中斷請求。本文搭建了Verilog語言的定向測試平臺,對RC設備和EP設備進行配置,完成鏈路訓練和初始化過程,使二者可以進行TLP報文傳輸,然后對設計的功能點進行驗證,并使用了Systemverilog語言的UVM平臺,建立隨機化測試激勵,其中采用了OVL斷言檢查器,檢查設計內(nèi)部不同類型的PCIe3.0協(xié)議TLP報文和鏈路中的關鍵信號。 

【文章來源】：國防科技大學湖南省 211工程院校 985工程院校

【文章頁數(shù)】：86 頁

【學位級別】：碩士

【部分圖文】：

AXI寫數(shù)據(jù)波形圖

圖 5.2 AXI 讀數(shù)據(jù)波形圖3. Apb 接口和 phy 接口的驗證：圖 5.3 為經(jīng)過 RC 設備的 AXI 主接口，對 PHY 寄存器空間讀寫訪問的波形圖，對于寫訪問，在 APB 接口處，首先 pselx 信號和 pwrite 信號與寫地址和寫數(shù)據(jù)信號對齊，表示一個 APB 寫請求，下一個時鐘周期，penable 信號為 1，當 pready 信號為 1 時，表示寫地址和寫數(shù)據(jù)成功寫入；在 phy 接口，寫地址信號依照地址轉(zhuǎn)換規(guī)則，轉(zhuǎn)換成 pcs_lane_sel，pcs_mmd_addr，pcs_reg_addr 共 3 個信號，pcs_reg_wr信號為 1，成功把數(shù)據(jù)寫入 PHY 寄存器，寫訪問完成；對于讀訪問，在 APB 接口處，首先 pselx 信號和 pwrite 信號與讀地址信號對齊，pwrtie 信號為 0，表示一個APB 讀請求，下一個時鐘周期，penable 信號為 1，等待 pready 信號，在 phy 接口，讀地址轉(zhuǎn)換成 pcs_lane_sel，pcs_mmd_addr，pcs_reg_addr 共 3 個信號，pcs_reg_rd信號為 1，表示讀取 phy 寄存器，當 rd_ack 信號為 1 時，讀取 phy 寄存器的數(shù)據(jù)，將讀響應信號與讀數(shù)據(jù)信號傳給 apb 接口，pready 信號為 1，成功讀取 phy 寄存器的數(shù)據(jù)，讀訪問完成。

圖 5.2 AXI 讀數(shù)據(jù)波形圖3. Apb 接口和 phy 接口的驗證：圖 5.3 為經(jīng)過 RC 設備的 AXI 主接口，對 PHY 寄存器空間讀寫訪問的波形圖，對于寫訪問，在 APB 接口處，首先 pselx 信號和 pwrite 信號與寫地址和寫數(shù)據(jù)信號對齊，表示一個 APB 寫請求，下一個時鐘周期，penable 信號為 1，當 pready 信號為 1 時，表示寫地址和寫數(shù)據(jù)成功寫入；在 phy 接口，寫地址信號依照地址轉(zhuǎn)換規(guī)則，轉(zhuǎn)換成 pcs_lane_sel，pcs_mmd_addr，pcs_reg_addr 共 3 個信號，pcs_reg_wr信號為 1，成功把數(shù)據(jù)寫入 PHY 寄存器，寫訪問完成；對于讀訪問，在 APB 接口處，首先 pselx 信號和 pwrite 信號與讀地址信號對齊，pwrtie 信號為 0，表示一個APB 讀請求，下一個時鐘周期，penable 信號為 1，等待 pready 信號，在 phy 接口，讀地址轉(zhuǎn)換成 pcs_lane_sel，pcs_mmd_addr，pcs_reg_addr 共 3 個信號，pcs_reg_rd信號為 1，表示讀取 phy 寄存器，當 rd_ack 信號為 1 時，讀取 phy 寄存器的數(shù)據(jù)，將讀響應信號與讀數(shù)據(jù)信號傳給 apb 接口，pready 信號為 1，成功讀取 phy 寄存器的數(shù)據(jù)，讀訪問完成。

【參考文獻】：
期刊論文
[1]Cadence全新SpeedBridge Adapter實現(xiàn)對PCIe 3.0設計的確認和驗證[J].   電子技術(shù)應用. 2013(09)
[2]PCI Express總線中消息中斷的研究[J]. 唐雷雷,賀占莊.  微電子學與計算機. 2013(07)
[3]安捷倫推出增強的PCI Express3.0接收機特性測試解決方案 J-BERT N4903B能夠處理PCIe3.0在接收機特性測試過程中SKP有序集的長度變化[J].   電子測量技術(shù). 2013(03)
[4]PCI Express專用DMA控制器設計與實現(xiàn)[J]. 牛少平,田澤,廖寅龍.  計算機技術(shù)與發(fā)展. 2012(07)
[5]泰克為PCI Express 3.0推出邏輯分析儀測試解決方案[J].   單片機與嵌入式系統(tǒng)應用. 2010(06)
[6]OVL斷言驗證庫的ARINC429通訊板卡設計驗證[J]. 周德新,李珊.  計算機工程與設計. 2010(10)
[7]SoC片上五種總線標準的分析比較[J]. 鄧崇亮,覃煥昌.  百色學院學報. 2008(03)



本文編號：3147283