基于SoPC的外設接口設計與集成
發(fā)布時間：2021-04-13 23:42
嵌入式系統(tǒng)的設計和實現朝著基于芯片，特別是系統(tǒng)級可編程芯片（SoPC，System On a Programmable Chip）的方向發(fā)展�；贔PGA的片上可編程系統(tǒng)技術逐漸成為嵌入式系統(tǒng)技術發(fā)展的新方向。FPGA（Field Programmable Gate Array，現場可編程邏輯門陣列）可重復修改的特點以及可編程片上系統(tǒng)開發(fā)軟件的不斷跟進，使得在一個芯片內進行系統(tǒng)級設計變得容易。它比一般的嵌入式系統(tǒng)具有更大靈活性，系統(tǒng)硬件和系統(tǒng)軟件都可以根據用戶的需要來定制和裁減。以IP模塊化的方式，可在較短時間就設計出復雜的系統(tǒng)。將RISC處理器IP核以及用戶以HDL語言開發(fā)的邏輯部件可以最終綜合到一片FPGA芯片中，以實現真正的可編程片上系統(tǒng)。論文深入地調研了國內外SoPC領域的發(fā)展狀況，選擇了嵌入PowerPC405處理器硬核的FPGA Virtex4片上可編程系統(tǒng)，針對MIL-STD-1553B數據總線協(xié)議和UART等外設集成入FPGA的需求，構建了滿足設計需求的SoPC系統(tǒng)。首先介紹了SoPC的開發(fā)流程以及IP核的設計方法，再比較與本課題相似的系統(tǒng)，分析各自的不同。然后重點闡述...
【文章來源】：電子科技大學四川省 211工程院校 985工程院校 教育部直屬院校
【文章頁數】：93 頁
【學位級別】：碩士
【部分圖文】：
systeme仿真示意圖
電子科技大學碩士學位論文仿真波形如圖5一12所示，仿真數據調用隨機數函數 $randomo產生圖5一12命令字和數據字編碼波形5.4.2計數邏輯計數邏輯的主要功能是在發(fā)送狀態(tài)時，計算發(fā)送的數據量，控制當前發(fā)送的命令字、模式字或者數據。將發(fā)送信號和數據，發(fā)送給編碼模塊，通過編碼模塊輸出。發(fā)送結束后，返回信號給主控邏輯，跳轉到應該進入的下一個狀態(tài)。比如數據字的發(fā)送，如圖5一13所示。系統(tǒng)初始化時，計數邏輯處于空閑態(tài) (lDLE)，在主狀態(tài)機控制邏輯控制下，當發(fā)送數據字時，同時發(fā)送TxD_En使能信號
NNNumberofbondedIOBsss23olltof3207%%% NNNllrnberofGCLKsss1outof323%%%解碼模塊，接收數據正確時的仿真波形如圖5一巧所示，效驗出錯數據的仿真波形如圖5一16所示。圖5一巧正確數據的解碼波形圖5一16效驗錯誤數據的解碼波形5.5.2狀態(tài)字處理邏輯在超時信號產生前，接收到狀態(tài)字，則停止計數器計數，進入狀態(tài)字處理邏輯。狀態(tài)字處理方式如下表5一5所示:
【參考文獻】：
期刊論文
[1]SoPC與嵌入式系統(tǒng)軟硬件協(xié)同設計[J]. 唐思章,黃勇. 單片機與嵌入式系統(tǒng)應用. 2005(12)
[2]航天器總線管理系統(tǒng)的SOC設計與研究[J]. 張偉功,段青亞,王劍峰,郝躍,劉曙蓉. 宇航學報. 2005(03)
[3]SoC及其IP核的設計與其在通信中的應用研究[J]. 苗長云,曹曉東,李鴻強,石博雅. 天津工業(yè)大學學報. 2005(01)
[4]用SystemC進行SoC的系統(tǒng)級設計與仿真[J]. 朱巍. 單片機與嵌入式系統(tǒng)應用. 2005(01)
[5]可復用SPI模塊IP核的設計與驗證[J]. 高谷剛,羅春. 單片機與嵌入式系統(tǒng)應用. 2004(11)
[6]片上系統(tǒng)（SOC）技術的設計與發(fā)展[J]. 白星振. 山東煤炭科技. 2004(04)
[7]SoC設計語言:SystemC[J]. 蘇舟,韓偉華. 中國集成電路. 2004(07)
[8]總線功能模型在集成電路功能驗證中的設計和應用[J]. 杜旭,夏曉菲,趙宇. 微電子學與計算機. 2004(05)
[9]SOPC——基于FPGA的SoC設計策略[J]. 周恒,羅斯青. 山西電子技術. 2003(01)
[10]系統(tǒng)級可編程芯片（SOPC）設計思想與開發(fā)策略[J]. 劉達,龔建榮. 現代電子技術. 2002(11)
碩士論文
[1]1553B總線接口技術研究及FPGA實現[D]. 徐麗清.西北工業(yè)大學 2006
[2]基于PowerPC處理器硬核的片上可編程系統(tǒng)應用的設計及驗證[D]. 葉詠辰.中國科學院研究生院（空間科學與應用研究中心） 2005
[3]支持IRDA1.0協(xié)議UART的IP軟核的設計[D]. 胡茂文.西安理工大學 2004
[4]軍用1553B數據總線協(xié)議處理器IP核的設計與驗證[D]. 費建江.南京航空航天大學 2004
[5]基于嵌入式MPU核的1553B總線接口控制器的設計[D]. 陳普然.南京航空航天大學 2003
本文編號：3136223
【文章來源】：電子科技大學四川省 211工程院校 985工程院校 教育部直屬院校
【文章頁數】：93 頁
【學位級別】：碩士
【部分圖文】：
systeme仿真示意圖
電子科技大學碩士學位論文仿真波形如圖5一12所示，仿真數據調用隨機數函數 $randomo產生圖5一12命令字和數據字編碼波形5.4.2計數邏輯計數邏輯的主要功能是在發(fā)送狀態(tài)時，計算發(fā)送的數據量，控制當前發(fā)送的命令字、模式字或者數據。將發(fā)送信號和數據，發(fā)送給編碼模塊，通過編碼模塊輸出。發(fā)送結束后，返回信號給主控邏輯，跳轉到應該進入的下一個狀態(tài)。比如數據字的發(fā)送，如圖5一13所示。系統(tǒng)初始化時，計數邏輯處于空閑態(tài) (lDLE)，在主狀態(tài)機控制邏輯控制下，當發(fā)送數據字時，同時發(fā)送TxD_En使能信號
NNNumberofbondedIOBsss23olltof3207%%% NNNllrnberofGCLKsss1outof323%%%解碼模塊，接收數據正確時的仿真波形如圖5一巧所示，效驗出錯數據的仿真波形如圖5一16所示。圖5一巧正確數據的解碼波形圖5一16效驗錯誤數據的解碼波形5.5.2狀態(tài)字處理邏輯在超時信號產生前，接收到狀態(tài)字，則停止計數器計數，進入狀態(tài)字處理邏輯。狀態(tài)字處理方式如下表5一5所示:
【參考文獻】：
期刊論文
[1]SoPC與嵌入式系統(tǒng)軟硬件協(xié)同設計[J]. 唐思章,黃勇. 單片機與嵌入式系統(tǒng)應用. 2005(12)
[2]航天器總線管理系統(tǒng)的SOC設計與研究[J]. 張偉功,段青亞,王劍峰,郝躍,劉曙蓉. 宇航學報. 2005(03)
[3]SoC及其IP核的設計與其在通信中的應用研究[J]. 苗長云,曹曉東,李鴻強,石博雅. 天津工業(yè)大學學報. 2005(01)
[4]用SystemC進行SoC的系統(tǒng)級設計與仿真[J]. 朱巍. 單片機與嵌入式系統(tǒng)應用. 2005(01)
[5]可復用SPI模塊IP核的設計與驗證[J]. 高谷剛,羅春. 單片機與嵌入式系統(tǒng)應用. 2004(11)
[6]片上系統(tǒng)（SOC）技術的設計與發(fā)展[J]. 白星振. 山東煤炭科技. 2004(04)
[7]SoC設計語言:SystemC[J]. 蘇舟,韓偉華. 中國集成電路. 2004(07)
[8]總線功能模型在集成電路功能驗證中的設計和應用[J]. 杜旭,夏曉菲,趙宇. 微電子學與計算機. 2004(05)
[9]SOPC——基于FPGA的SoC設計策略[J]. 周恒,羅斯青. 山西電子技術. 2003(01)
[10]系統(tǒng)級可編程芯片（SOPC）設計思想與開發(fā)策略[J]. 劉達,龔建榮. 現代電子技術. 2002(11)
碩士論文
[1]1553B總線接口技術研究及FPGA實現[D]. 徐麗清.西北工業(yè)大學 2006
[2]基于PowerPC處理器硬核的片上可編程系統(tǒng)應用的設計及驗證[D]. 葉詠辰.中國科學院研究生院（空間科學與應用研究中心） 2005
[3]支持IRDA1.0協(xié)議UART的IP軟核的設計[D]. 胡茂文.西安理工大學 2004
[4]軍用1553B數據總線協(xié)議處理器IP核的設計與驗證[D]. 費建江.南京航空航天大學 2004
[5]基于嵌入式MPU核的1553B總線接口控制器的設計[D]. 陳普然.南京航空航天大學 2003
本文編號：3136223
本文鏈接：http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3136223.html
