良好、完備的調(diào)試接口不但可以加快星上軟件的開發(fā)速度,也為在軌編程提供有效的解決方法。文章在分析比較硬件、軟件、軟硬件結(jié)合3種調(diào)試方式的基礎上,提出一種基于RISC-V （第五代精簡指令集）調(diào)試機制的軟硬件相結(jié)合的調(diào)試方法,利用RISC-V微處理器提供的DM機制進行調(diào)試、仿真設計;采用GDB調(diào)試工具、 TCP/IP協(xié)議、 JTAG協(xié)議等,結(jié)合DM機制完成軟硬件調(diào)試。 

【文章來源】：航天標準化. 2020,(02)

【文章頁數(shù)】：4 頁

【部分圖文】：

GDB工作原理

RISC-V的調(diào)試機制如圖2所示。Debug Host端通過某種物理連接（如JTAG）連接到RISC-V的DTM(Debug Transport Module）模塊。DM(Debug Module）包括：(1)復位/停止控制；(2)抽象命令；(3)總線訪問。在總線上，DM作為slave,DTM作為master。通過DM和DTM，外部調(diào)試器能夠訪問處理器中的所有寄存器。進入調(diào)試模式時，處理器核會進行以下更新：(1)處理器PC跳轉(zhuǎn)到0x800地址；(2)將處理器正在執(zhí)行的指令PC保存到CSR寄存器dpc中；(3)將引發(fā)進入調(diào)試模式的觸發(fā)原因保存到CSR寄存器dcsr中。RISC-V定義了一條特殊的斷點指令ebreak，此指令主要用于調(diào)試軟件設置斷點，當處理器核執(zhí)行到這條指令時會跳轉(zhuǎn)到異常模式或者調(diào)試模式。

RISC-V調(diào)試實現(xiàn)

【參考文獻】：
期刊論文
[1]用GDB調(diào)試程序[J]. 陳皓.  程序員. 2007(05)

碩士論文
[1]基于JTAG的MIPS軟核處理器調(diào)試器設計與實現(xiàn)[D]. 王金池.東北大學 2015
[2]一種基于IEEE1149.1協(xié)議的DSP處理器片內(nèi)調(diào)試系統(tǒng)設計[D]. 王志杰.上海交通大學 2009



本文編號：3112837