隨著嵌入式系統(tǒng)應(yīng)用的不斷發(fā)展和深入,高性能低功耗的嵌入式處理器是未來(lái)發(fā)展的必然趨勢(shì)。本文圍繞嵌入式處理器指令預(yù)取單元的架構(gòu)設(shè)計(jì),以提高預(yù)取性能和降低整體功耗為主要目標(biāo),重點(diǎn)研究了應(yīng)用于嵌入式處理器指令預(yù)取單元的兩大關(guān)鍵技術(shù),主要的研究?jī)?nèi)容和創(chuàng)新點(diǎn)包括:1、在分析多重嵌套溢出、分支預(yù)測(cè)錯(cuò)誤情況下的異常更新和指令預(yù)取單元流水線化的返回延時(shí)等函數(shù)返回地址棧問(wèn)題產(chǎn)生的原因和對(duì)流水線性能造成的影響的基礎(chǔ)上,提出了一種基于指針糾錯(cuò)的無(wú)延時(shí)高精度函數(shù)返回地址棧技術(shù),利用棧頂指針、檢驗(yàn)指針和退休指針的協(xié)同工作,配合函數(shù)返回地址后備棧對(duì)分支預(yù)測(cè)錯(cuò)誤路徑上的函數(shù)調(diào)用和返回指令的跟蹤,實(shí)現(xiàn)對(duì)函數(shù)返回地址棧狀態(tài)錯(cuò)誤更新的糾錯(cuò)和恢復(fù)。應(yīng)用本方法的32位高性能嵌入式處理器CK610很好地滿足了嵌入式應(yīng)用需求,獲得了較高的函數(shù)返回分支指令預(yù)測(cè)精度,處理器運(yùn)行Dhrystone測(cè)試基準(zhǔn)程序的執(zhí)行效率提高了17.8%。2、針對(duì)現(xiàn)代嵌入式處理器中指令高速緩存功耗顯著的問(wèn)題,提出一種基于Cache行間訪問(wèn)歷史鏈接關(guān)系的指令高速緩存低功耗方法。通過(guò)創(chuàng)建獨(dú)立可配置的順序及跳轉(zhuǎn)鏈接表項(xiàng),利用鏈接表項(xiàng)中緩存的歷史信息,消除Cach... 

【文章來(lái)源】：浙江大學(xué)浙江省 211工程院校 985工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：62 頁(yè)

【學(xué)位級(jí)別】：碩士

【文章目錄】：
致謝
摘要
Abstract
第1章 緒論
    1.1 研究背景與意義
    1.2 嵌入式處理器指令預(yù)取技術(shù)研究現(xiàn)狀
        1.2.1 嵌入式處理器分支預(yù)測(cè)技術(shù)
        1.2.2 函數(shù)返回指令的堆棧預(yù)測(cè)技術(shù)
        1.2.3 嵌入式處理器指令高速緩存低功耗技術(shù)
    1.3 論文的技術(shù)路線
    1.4 論文的研究基礎(chǔ)
    1.5 論文研究?jī)?nèi)容和組織結(jié)構(gòu)
第2章 函數(shù)返回棧地址棧技術(shù)研究
    2.1 函數(shù)返回分支指令對(duì)處理器性能的影響
    2.2 函數(shù)返回棧的相關(guān)流水線技術(shù)發(fā)展回顧
    2.3 函數(shù)返回棧技術(shù)在流水線中遇到的問(wèn)題
        2.3.1 多重嵌套溢出
        2.3.2 分支預(yù)測(cè)錯(cuò)誤情況下的異常更新
        2.3.3 指令預(yù)取單元流水線化的返回延時(shí)
    2.4 函數(shù)返回�，F(xiàn)有解決方案分析
    2.5 基于指針糾錯(cuò)的無(wú)延時(shí)高精度函數(shù)返回棧技術(shù)
    2.6 本章小結(jié)
第3章 指令高速緩存的低功耗技術(shù)研究
    3.1 指令高速緩存低功耗技術(shù)研究現(xiàn)狀
        3.1.1 基于指令緩沖的高速緩存低功耗方法
        3.1.2 基于歷史訪問(wèn)記錄的高速緩存低功耗方法
    3.2 基于歷史鏈接關(guān)系的指令高速緩存低功耗方法
        3.2.1 基于鏈接表項(xiàng)的低功耗策略
        3.2.2 基于鏈接狀態(tài)單元的緩存缺失處理
        3.2.3 可配置的鏈接表項(xiàng)
        3.2.4 實(shí)驗(yàn)結(jié)果與分析
    3.3 本章小結(jié)
第4章 總結(jié)與展望
    4.1 論文研究工作總結(jié)
    4.2 今后工作展望
參考文獻(xiàn)
攻讀學(xué)位期間發(fā)表/錄用的學(xué)術(shù)論文


【參考文獻(xiàn)】：
期刊論文
[1]應(yīng)用于SoC功能驗(yàn)證的快速處理器仿真模型[J]. 孟建熠,黃凱,嚴(yán)曉浪,葛海通.  浙江大學(xué)學(xué)報(bào)(工學(xué)版). 2009(03)
[2]淺談嵌入式處理器體系結(jié)構(gòu)[J]. 鄧彬偉,黃松柏.  山西電子技術(shù). 2007(04)

博士論文
[1]超標(biāo)量嵌入式處理器關(guān)鍵技術(shù)設(shè)計(jì)研究[D]. 孟建熠.浙江大學(xué) 2009



本文編號(hào)：3104760