發(fā)布時(shí)間：2021-03-28 01:16

　　報(bào)文分類是許多網(wǎng)絡(luò)核心技術(shù)的基礎(chǔ),其分類速度的快慢將直接影響到下一代網(wǎng)絡(luò)的發(fā)展。目前,行業(yè)內(nèi)實(shí)現(xiàn)報(bào)文分類的主流硬件方法是使用三態(tài)內(nèi)容尋址存儲器（TCAM,Ternary Content-Addressable Memory）。TCAM具有三態(tài)特性,存儲分類規(guī)則的固定數(shù)值與前綴數(shù)值時(shí)有很大的優(yōu)勢,但無法直接存儲范圍數(shù)值,即使將其轉(zhuǎn)變成固定數(shù)值或前綴數(shù)值進(jìn)行存儲,也會占用過多條目,造成范圍擴(kuò)展,使TCAM空間利用率下降,功耗大幅增加。在此背景下,本文采用短范圍格雷編碼對分類規(guī)則內(nèi)的范圍字段進(jìn)行處理,編碼后的規(guī)則條目按二級C-TCAM結(jié)構(gòu)存儲在TCAM的表項(xiàng)內(nèi)。兩種方案結(jié)合后,最壞情況下范圍擴(kuò)展因子僅為W-2,其中,W為范圍字段的寬度。該方案僅停留在控制層面上,而本文旨從數(shù)據(jù)層面對報(bào)文分類技術(shù)進(jìn)行完善,因此提出設(shè)計(jì)一款能協(xié)助網(wǎng)絡(luò)處理器等設(shè)備進(jìn)行報(bào)文分類的硬件報(bào)文分類機(jī)協(xié)處理器,進(jìn)一步降低范圍擴(kuò)展的影響。本文使用verilog HDL對硬件報(bào)文分類機(jī)協(xié)處理器進(jìn)行了設(shè)計(jì),包括多線程緩存器模塊、關(guān)鍵字處理單元模塊、數(shù)據(jù)庫陣列模塊、用戶數(shù)據(jù)陣列模塊與結(jié)果緩存器模塊。多線程緩存器用于加載和存儲來自主處... 

【文章來源】：大連理工大學(xué)遼寧省 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：71 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
1 緒論
    1.1 課題背景及研究意義
    1.2 國內(nèi)外研究現(xiàn)狀
        1.2.1 報(bào)文分類技術(shù)
        1.2.2 三態(tài)內(nèi)容尋址存儲器
    1.3 論文的主要研究內(nèi)容
    1.4 本文的內(nèi)容安排
2 基于TCAM的報(bào)文分類技術(shù)
    2.1 技術(shù)面臨的主要障礙
    2.2 基于TCAM的范圍編碼技術(shù)
        2.2.1 規(guī)則庫相關(guān)的編碼方案
        2.2.2 規(guī)則庫無關(guān)的編碼方案
    2.3 本設(shè)計(jì)的解決方案
    2.4 本章小結(jié)
3 硬件報(bào)文分類機(jī)協(xié)處理器的設(shè)計(jì)
    3.1 硬件報(bào)文分類機(jī)協(xié)處理器的基本架構(gòu)
        3.1.1 多線程緩存器的設(shè)計(jì)
        3.1.2 關(guān)鍵字處理單元的設(shè)計(jì)
        3.1.3 數(shù)據(jù)庫陣列的設(shè)計(jì)
        3.1.4 用戶數(shù)據(jù)陣列的設(shè)計(jì)
        3.1.5 結(jié)果緩存器的設(shè)計(jì)
    3.2 硬件報(bào)文分類機(jī)協(xié)處理器的控制器設(shè)計(jì)
        3.2.1 控制器的結(jié)構(gòu)設(shè)計(jì)
        3.2.2 控制器的接口信號
        3.2.3 控制器的指令功能及時(shí)序
    3.3 本章小結(jié)
4 硬件報(bào)文分類機(jī)協(xié)處理器的驗(yàn)證
    4.1 驗(yàn)證平臺的搭建
    4.2 各模塊的功能驗(yàn)證
        4.2.1 多線程緩存器的驗(yàn)證
        4.2.2 關(guān)鍵字處理單元的驗(yàn)證
        4.2.3 數(shù)據(jù)庫陣列的驗(yàn)證
        4.2.4 用戶數(shù)據(jù)陣列的驗(yàn)證
        4.2.5 結(jié)果緩存器的驗(yàn)證
    4.3 控制器的驗(yàn)證
    4.4 本章小結(jié)
5 硬件報(bào)文分類機(jī)協(xié)處理器的綜合實(shí)現(xiàn)
    5.1 邏輯綜合
        5.1.1 邏輯綜合流程
        5.1.2 邏輯綜合結(jié)果
    5.2 物理綜合
        5.2.1 數(shù)據(jù)準(zhǔn)備與設(shè)計(jì)載入
        5.2.2 布局規(guī)劃
        5.2.3 單元放置
        5.2.4 時(shí)鐘樹綜合
        5.2.5 全局與詳細(xì)布線
        5.2.6 物理綜合結(jié)果
    5.3 本章小結(jié)
結(jié)論
參考文獻(xiàn)
攻讀碩士學(xué)位期間發(fā)表學(xué)術(shù)論文情況
致謝



本文編號：3104602