隨著便攜式消費類電子產(chǎn)品的蓬勃發(fā)展,人們對非揮發(fā)存儲器的容量和集成密度提出了越來越高的要求。為了提高存儲器的集成密度,器件尺寸不斷縮小,多值存儲技術(shù)獲得越來越廣泛的應(yīng)用,3D堆疊技術(shù)也逐漸成為研究熱點。然而,器件尺寸的縮小終將走向物理極限,多值存儲技術(shù)的可靠性及其它各項性能也都存在很多問題,而3D技術(shù)則因面臨材料選擇、器件結(jié)構(gòu)、工藝實現(xiàn)難度等諸多艱巨的挑戰(zhàn)也暫時不會迅速推廣,因此,為了實現(xiàn)更高的數(shù)據(jù)存儲密度、更小的單位比特成本,急需一種新型的與CMOS工藝高度兼容的存儲器結(jié)構(gòu)。阻變存儲器（RRAM）及其三維集成的新型存儲器由于簡單的器件結(jié)構(gòu)、緊湊的存儲陣列、優(yōu)良的存儲性能和與現(xiàn)有CMOS工藝的高兼容度,成為最具潛力的解決方案之一。本文針對現(xiàn)有高密度非揮發(fā)存儲技術(shù)中尚未解決的問題,開展了阻變介質(zhì)的材料篩選、器件結(jié)構(gòu)及存儲性能、多值特性和三維集成等多方面的研究工作。為了遴選出適用于高密度阻變存儲器件的存儲介質(zhì)薄膜材料,研究中制備了基于高k材料、碳基材料、有機高分子材料等的RRAM器件,分析其阻變存儲特性、物理機制和可靠性等,并綜合比較優(yōu)選出以HfO2為基礎(chǔ)的阻變材料體系。在RRAM器件輻照... 

【文章來源】：清華大學(xué)北京市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：144 頁

【學(xué)位級別】：博士

【文章目錄】：
摘要
Abstract
第1章 引言
    1.1 非揮發(fā)存儲器概述
    1.2 平面型非揮發(fā)存儲器
        1.2.1 平面器件的尺寸縮小困難
        1.2.2 各種新興非揮發(fā)存儲器
    1.3 多值存儲技術(shù)的應(yīng)用及其可靠性
        1.3.1 浮柵器件的MLC技術(shù)
        1.3.2 分離電荷俘獲型器件的多位存儲技術(shù)
        1.3.3 RRAM器件的多值存儲
    1.4 三維集成的高密度非揮發(fā)存儲技術(shù)
        1.4.1 三維快閃型存儲器（ 3D NAND Flash）
        1.4.2 三維阻變存儲器（3D RRAM）
        1.4.3 三維RRAM技術(shù)的難點和挑戰(zhàn)
    1.5 選題意義與研究內(nèi)容
    1.6 論文章節(jié)安排
第2章 適用于高密度RRAM的存儲介質(zhì)研究
    2.1 存儲介質(zhì)與電極材料的薄膜沉積工藝
        2.1.1 原子層沉積（ ALD）技術(shù)
        2.1.2 磁控反應(yīng)濺射（ Sputtering）
        2.1.3 旋涂法（ Spin coating）
    2.2 存儲介質(zhì)的電學(xué)測試方法
    2.3 基本存儲性能及物理機制
        2.3.1 金屬氧化物材料
        2.3.2 氧化石墨烯材料
        2.3.3 有機高分子材料
    2.4 存儲介質(zhì)的可靠性分析與研究
        2.4.1 可擦寫次數(shù)
        2.4.2 數(shù)據(jù)保持能力
        2.4.3 柔性器件的抗彎折能力
        2.4.4 抗輻照能力評估
    2.5 本章小結(jié)
第3章 多值存儲性能的研究與優(yōu)化
    3.1 單層介質(zhì)器件的多值存儲性能
        3.1.1 電流調(diào)制的多值存儲模式
        3.1.2 電壓調(diào)制的多值存儲模式
        3.1.3 操作方法的優(yōu)化研究
    3.2 雙層介質(zhì)器件的多值存儲性能
        3.2.1 器件制備和性能對比
        3.2.2 臺階狀reset現(xiàn)象的研究
    3.3 多層介質(zhì)器件的多值存儲性能
    3.4 多值存儲的物理機制和模型分析
        3.4.1 等效物理模型和變量定義
        3.4.2 求解過程和邊界條件
        3.4.3 模型驗證與分析
    3.5 本章小結(jié)
第4章 新型三維高密度存儲器的陣列設(shè)計
    4.1 1S1R型的三維阻變存儲器
        4.1.1 柵控PNPN選擇管器件
        4.1.2 存儲陣列的拓撲結(jié)構(gòu)
        4.1.3 工藝制作流程
        4.1.4 存儲操作方法
    4.2 垂直溝道環(huán)柵型三維快閃存儲器
        4.2.1 位線復(fù)用結(jié)構(gòu)
        4.2.2 雙位存儲及操作方法
        4.2.3 單側(cè)編程的仿真驗證
    4.3 本章小結(jié)
第5章 基于環(huán)柵器件的三維阻變存儲器
    5.1 整體架構(gòu)
        5.1.1 環(huán)柵存儲單元
        5.1.2 陣列結(jié)構(gòu)
        5.1.3 等效電路
    5.2 雙層環(huán)柵器件的存儲性能
        5.2.1 工藝流程與實驗結(jié)果
        5.2.2 存儲性能
    5.3 抑制串?dāng)_的操作方案
        5.3.1 初始化（ forming）操作與擦除（ reset）操作
        5.3.2 編程（ set）操作
        5.3.3 讀取操作
    5.4 本章小結(jié)
第6章 結(jié)論
    6.1 論文的主要工作與研究成果
    6.2 論文的創(chuàng)新點
    6.3 未來工作展望
參考文獻
致謝
個人簡歷、在學(xué)期間發(fā)表的學(xué)術(shù)論文與研究成果


【參考文獻】：
期刊論文
[1]阻變存儲器及其集成技術(shù)研究進展[J]. 左青云,劉明,龍世兵,王琴,胡媛,劉琦,張森,王艷,李穎弢.  微電子學(xué). 2009(04)



本文編號：3077958