信息技術(shù)的發(fā)展和普及使數(shù)據(jù)呈現(xiàn)爆炸式增長(zhǎng),加上大數(shù)據(jù)時(shí)代的來(lái)臨,對(duì)存儲(chǔ)系統(tǒng)的性能提出了更高的要求。由于傳統(tǒng)的存儲(chǔ)系統(tǒng)架構(gòu)只用FPGA實(shí)現(xiàn),其操作復(fù)雜、不方便升級(jí)、存儲(chǔ)速度慢,無(wú)法滿足數(shù)據(jù)量大的存儲(chǔ)需求。因此,設(shè)計(jì)一種存儲(chǔ)速度快、方便管理的存儲(chǔ)控制器十分有必要。在這種背景下本文結(jié)合實(shí)際的項(xiàng)目需求設(shè)計(jì)了一種新的CPU+FPGA架構(gòu)的存儲(chǔ)控制器。通過(guò)分析項(xiàng)目的功能需求和技術(shù)指標(biāo),本文使用多塊SATA接口的SSD固態(tài)硬盤(pán)以RAID0的方式組成磁盤(pán)陣列,來(lái)擴(kuò)大存儲(chǔ)系統(tǒng)的存儲(chǔ)容量;使用高性能CPU和FPGA作為主控制器,CPU、RAID控制器和FPGA之間通過(guò)PCIe橋相連,應(yīng)用PCIe3.0協(xié)議加快數(shù)據(jù)的存儲(chǔ)速度;采用DDR3 SDRAM存儲(chǔ)器作為系統(tǒng)的高速緩存,同時(shí)通過(guò)存儲(chǔ)器映射技術(shù),直接將FPGA上的DDR3 SDRAM存儲(chǔ)空間映射到CPU上,使CPU和RAID控制器都可以訪問(wèn)FPGA上的DDR3 SDRAM存儲(chǔ)空間,從而使數(shù)據(jù)可以不經(jīng)過(guò)CPU直接存入SSD硬盤(pán)中。結(jié)合以上設(shè)計(jì)思想本文主要完成了以下工作:首先對(duì)本文研究的背景和意義以及存儲(chǔ)控制器的研究現(xiàn)狀和發(fā)展趨勢(shì)作了介紹,重點(diǎn)對(duì)已有的存儲(chǔ)系... 

【文章來(lái)源】：西安電子科技大學(xué)陜西省 211工程院校 教育部直屬院校

【文章頁(yè)數(shù)】：83 頁(yè)

【學(xué)位級(jí)別】：碩士

【部分圖文】：

ZFS7720外觀

在某些磁盤(pán)無(wú)效時(shí)，可以提供數(shù)據(jù)恢復(fù)方案。從物理上看 RA在操作系統(tǒng)的層面，其可以看成一個(gè)獨(dú)立的邏輯硬盤(pán)[9]。用戶上的具體位置，只需考慮邏輯位置，這樣既方便了用戶使用，時(shí)也提高了整體的存儲(chǔ)速率[10]。RAID+SATA 的架構(gòu)大致分為采用商用的 RAID 卡來(lái)組 RAID，但是這種方式有一定的瓶頸限，速度也達(dá)不到很高。另一種控制方式是采用 FPGA 組 要所選的 FPGA 資源夠且時(shí)序滿足的話這種方式能帶許多 SA速度都較商用 RAID 卡高，但是用 FPGA 邏輯組 RAID 的方式在所帶 SATA 盤(pán)數(shù)量過(guò)多時(shí)對(duì) FPGA 開(kāi)發(fā)人員的技術(shù)水平要智信科技有限公司推出的 FLASH_2T_VPX 存儲(chǔ)板卡，采用 制，集成了多塊 SSD 控制插槽，單板容量高達(dá) 6TB，可應(yīng)用的場(chǎng)合。板卡采用 6U VPX 標(biāo)準(zhǔn)，兼容 2 路 4XRapidIO 接口，RapidIO 每個(gè)通道的存儲(chǔ)帶寬大于等于 5Gbps。圖 1.2 是該

圖1.4 FLASH_3TB_VPX 板卡實(shí)物圖儲(chǔ)陣列為嵌入式多媒體存儲(chǔ)卡，其實(shí)質(zhì)是由 Nand Flash 和 BGA 芯片[14]，這樣就可以降低外部主控芯片的壞塊均衡、ECC 編解碼、損耗均衡以及掉電保MC 接口[15]，其兼容性非常好，從而優(yōu)化了設(shè)計(jì)難容量通常很小，因此在大容量存儲(chǔ)系統(tǒng)通過(guò)由多個(gè)量需求。由于 eMMC 體積小、存儲(chǔ)容量大、性應(yīng)用在移動(dòng)便攜設(shè)備中，比如我們?nèi)粘Ｉ钪谐０卜乐幸灿袘?yīng)用[16]。Me 存儲(chǔ)架構(gòu).0 協(xié)議的 6Gbps 的速度已經(jīng)不能滿足存高速儲(chǔ)設(shè)e接口的固態(tài)硬盤(pán)接口的出現(xiàn)使SSD的接口從SA以達(dá)到 8Gbps[8]。NVMe 是存儲(chǔ)器邏輯接口[18]，

【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的DDR3控制器設(shè)計(jì)[J]. 宗凱.  電子測(cè)量技術(shù). 2017(01)
[2]基于GTX串行收發(fā)器的高速Cameralink數(shù)字圖像光纖傳輸[J]. 張甫愷,崔明,張維達(dá).  計(jì)算機(jī)測(cè)量與控制. 2016(06)
[3]基于PCIE接口的高速數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)[J]. 張彪,宋紅軍,劉霖,胡驍,李洋.  電子測(cè)量技術(shù). 2015(10)
[4]基于FPGA的PCIe總線DMA傳輸?shù)脑O(shè)計(jì)與實(shí)現(xiàn)[J]. 鄒晨,高云.  電光與控制. 2015(07)
[5]基于FPGA的AXI4總線時(shí)序設(shè)計(jì)與實(shí)現(xiàn)[J]. 馬飛,劉琦,包斌.  電子技術(shù)應(yīng)用. 2015(06)
[6]NVMe/PCIe SSD閃存控制技術(shù)在服務(wù)器中的應(yīng)用分析[J]. 姜微微,陳乃闊,耿士華.  信息技術(shù)與信息化. 2015(05)
[7]一種應(yīng)用于SOC的PCIE控制器的設(shè)計(jì)[J]. 韓瓊磊,王秋實(shí),胡孔陽(yáng).  中國(guó)集成電路. 2015(04)
[8]基于FPGA的DDR3存儲(chǔ)控制的設(shè)計(jì)與驗(yàn)證[J]. 殷曄,李麗斯,常路,尉曉惠.  計(jì)算機(jī)測(cè)量與控制. 2015(03)
[9]基于FPGA的千兆以太網(wǎng)數(shù)據(jù)傳輸?shù)脑O(shè)計(jì)與實(shí)現(xiàn)[J]. 瞿鑫,吳云峰,李華棟,鄭天策,戴磊,夏濤.  電子器件. 2014(04)
[10]一種基于FPGA的PCIe總線及其DMA的設(shè)計(jì)方法[J]. 陳剛,張京,唐建.  兵工自動(dòng)化. 2014(05)

碩士論文
[1]基于FPGA和SATA3.0接口的高速大容量存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 陸曉玲.南京郵電大學(xué) 2017
[2]基于FPGA的SATA3.0硬盤(pán)陣列控制器設(shè)計(jì)[D]. 張毅.河北大學(xué) 2017
[3]基于PL-PS架構(gòu)的圖像處理系統(tǒng)的實(shí)現(xiàn)與算法應(yīng)用[D]. 李振宇.山東大學(xué) 2016
[4]基于FPGA結(jié)構(gòu)高速PCIe總線傳輸系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 賀位位.電子科技大學(xué) 2016
[5]大容量雷達(dá)數(shù)據(jù)存儲(chǔ)與管理技術(shù)研究[D]. 祖東輝.電子科技大學(xué) 2016
[6]通用高速存儲(chǔ)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 程垚.西安電子科技大學(xué) 2015
[7]基于FPGA的eMMC陣列存儲(chǔ)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[D]. 周珍龍.西安電子科技大學(xué) 2015
[8]基于FPGA的NVMe接口設(shè)計(jì)[D]. 陳思揚(yáng).西安電子科技大學(xué) 2015
[9]基于eMMC的高速大容量存儲(chǔ)卡研制[D]. 劉寶文.哈爾濱工業(yè)大學(xué) 2015
[10]基于FPGA的DDR3 SDRAM控制器設(shè)計(jì)[D]. 董岱岳.山東大學(xué) 2015



本文編號(hào)：3067933