信息技術的發(fā)展和普及使數(shù)據(jù)呈現(xiàn)爆炸式增長,加上大數(shù)據(jù)時代的來臨,對存儲系統(tǒng)的性能提出了更高的要求。由于傳統(tǒng)的存儲系統(tǒng)架構只用FPGA實現(xiàn),其操作復雜、不方便升級、存儲速度慢,無法滿足數(shù)據(jù)量大的存儲需求。因此,設計一種存儲速度快、方便管理的存儲控制器十分有必要。在這種背景下本文結合實際的項目需求設計了一種新的CPU+FPGA架構的存儲控制器。通過分析項目的功能需求和技術指標,本文使用多塊SATA接口的SSD固態(tài)硬盤以RAID0的方式組成磁盤陣列,來擴大存儲系統(tǒng)的存儲容量;使用高性能CPU和FPGA作為主控制器,CPU、RAID控制器和FPGA之間通過PCIe橋相連,應用PCIe3.0協(xié)議加快數(shù)據(jù)的存儲速度;采用DDR3 SDRAM存儲器作為系統(tǒng)的高速緩存,同時通過存儲器映射技術,直接將FPGA上的DDR3 SDRAM存儲空間映射到CPU上,使CPU和RAID控制器都可以訪問FPGA上的DDR3 SDRAM存儲空間,從而使數(shù)據(jù)可以不經(jīng)過CPU直接存入SSD硬盤中。結合以上設計思想本文主要完成了以下工作:首先對本文研究的背景和意義以及存儲控制器的研究現(xiàn)狀和發(fā)展趨勢作了介紹,重點對已有的存儲系... 

【文章來源】：西安電子科技大學陜西省 211工程院校 教育部直屬院校

【文章頁數(shù)】：83 頁

【學位級別】：碩士

【部分圖文】：

ZFS7720外觀

在某些磁盤無效時，可以提供數(shù)據(jù)恢復方案。從物理上看 RA在操作系統(tǒng)的層面，其可以看成一個獨立的邏輯硬盤[9]。用戶上的具體位置，只需考慮邏輯位置，這樣既方便了用戶使用，時也提高了整體的存儲速率[10]。RAID+SATA 的架構大致分為采用商用的 RAID 卡來組 RAID，但是這種方式有一定的瓶頸限，速度也達不到很高。另一種控制方式是采用 FPGA 組 要所選的 FPGA 資源夠且時序滿足的話這種方式能帶許多 SA速度都較商用 RAID 卡高，但是用 FPGA 邏輯組 RAID 的方式在所帶 SATA 盤數(shù)量過多時對 FPGA 開發(fā)人員的技術水平要智信科技有限公司推出的 FLASH_2T_VPX 存儲板卡，采用 制，集成了多塊 SSD 控制插槽，單板容量高達 6TB，可應用的場合。板卡采用 6U VPX 標準，兼容 2 路 4XRapidIO 接口，RapidIO 每個通道的存儲帶寬大于等于 5Gbps。圖 1.2 是該

圖1.4 FLASH_3TB_VPX 板卡實物圖儲陣列為嵌入式多媒體存儲卡，其實質是由 Nand Flash 和 BGA 芯片[14]，這樣就可以降低外部主控芯片的壞塊均衡、ECC 編解碼、損耗均衡以及掉電保MC 接口[15]，其兼容性非常好，從而優(yōu)化了設計難容量通常很小，因此在大容量存儲系統(tǒng)通過由多個量需求。由于 eMMC 體積小、存儲容量大、性應用在移動便攜設備中，比如我們日常生活中常安防中也有應用[16]。Me 存儲架構.0 協(xié)議的 6Gbps 的速度已經(jīng)不能滿足存高速儲設e接口的固態(tài)硬盤接口的出現(xiàn)使SSD的接口從SA以達到 8Gbps[8]。NVMe 是存儲器邏輯接口[18]，

【參考文獻】：
期刊論文
[1]基于FPGA的DDR3控制器設計[J]. 宗凱.  電子測量技術. 2017(01)
[2]基于GTX串行收發(fā)器的高速Cameralink數(shù)字圖像光纖傳輸[J]. 張甫愷,崔明,張維達.  計算機測量與控制. 2016(06)
[3]基于PCIE接口的高速數(shù)據(jù)傳輸系統(tǒng)設計[J]. 張彪,宋紅軍,劉霖,胡驍,李洋.  電子測量技術. 2015(10)
[4]基于FPGA的PCIe總線DMA傳輸?shù)脑O計與實現(xiàn)[J]. 鄒晨,高云.  電光與控制. 2015(07)
[5]基于FPGA的AXI4總線時序設計與實現(xiàn)[J]. 馬飛,劉琦,包斌.  電子技術應用. 2015(06)
[6]NVMe/PCIe SSD閃存控制技術在服務器中的應用分析[J]. 姜微微,陳乃闊,耿士華.  信息技術與信息化. 2015(05)
[7]一種應用于SOC的PCIE控制器的設計[J]. 韓瓊磊,王秋實,胡孔陽.  中國集成電路. 2015(04)
[8]基于FPGA的DDR3存儲控制的設計與驗證[J]. 殷曄,李麗斯,常路,尉曉惠.  計算機測量與控制. 2015(03)
[9]基于FPGA的千兆以太網(wǎng)數(shù)據(jù)傳輸?shù)脑O計與實現(xiàn)[J]. 瞿鑫,吳云峰,李華棟,鄭天策,戴磊,夏濤.  電子器件. 2014(04)
[10]一種基于FPGA的PCIe總線及其DMA的設計方法[J]. 陳剛,張京,唐建.  兵工自動化. 2014(05)

碩士論文
[1]基于FPGA和SATA3.0接口的高速大容量存儲系統(tǒng)的設計與實現(xiàn)[D]. 陸曉玲.南京郵電大學 2017
[2]基于FPGA的SATA3.0硬盤陣列控制器設計[D]. 張毅.河北大學 2017
[3]基于PL-PS架構的圖像處理系統(tǒng)的實現(xiàn)與算法應用[D]. 李振宇.山東大學 2016
[4]基于FPGA結構高速PCIe總線傳輸系統(tǒng)設計與實現(xiàn)[D]. 賀位位.電子科技大學 2016
[5]大容量雷達數(shù)據(jù)存儲與管理技術研究[D]. 祖東輝.電子科技大學 2016
[6]通用高速存儲系統(tǒng)的設計與實現(xiàn)[D]. 程垚.西安電子科技大學 2015
[7]基于FPGA的eMMC陣列存儲系統(tǒng)設計與實現(xiàn)[D]. 周珍龍.西安電子科技大學 2015
[8]基于FPGA的NVMe接口設計[D]. 陳思揚.西安電子科技大學 2015
[9]基于eMMC的高速大容量存儲卡研制[D]. 劉寶文.哈爾濱工業(yè)大學 2015
[10]基于FPGA的DDR3 SDRAM控制器設計[D]. 董岱岳.山東大學 2015



本文編號：3067933