為解決存儲(chǔ)器難控制問題,筆者將Cyclone Ⅳ E系列的FPGA作為核心控制器件,提出改進(jìn)型I²C總線協(xié)議和串口接收模塊設(shè)計(jì)方式,并結(jié)合EDA技術(shù)"自頂向下"的方式,設(shè)計(jì)了一種基于FPGA的串口讀/寫EEPROM控制器。經(jīng)仿真測試,該控制器具有方便、可靠性強(qiáng)等優(yōu)點(diǎn)。 

【文章來源】：信息與電腦(理論版). 2020,32(12)

【文章頁數(shù)】：4 頁

【部分圖文】：

I2C協(xié)議整體時(shí)序圖

通過AC620開發(fā)板測試,在PC端利用串口調(diào)試助手編寫指令進(jìn)行系統(tǒng)測試,如依次編寫指令55 AA A0 0A 10 A0 D1 BB、55 AA A0 0B 10 A0 D2 BB、55 AA A0 0C 10 A0 D3 BB、55 AA A0 0D 10 A0 D4 BB、55 AA A0 0E 10 A0 D5 BB,向EEPROM的存儲(chǔ)器地址16"h0A10、16"h0B10、16"h0C10、16"h0D10、16"h0E10中分別寫入8"hD1、8"hD2、8"hD3、8"hD4、8"hD5;然后依次編寫指令55 AA A0 0A 10 A1 D5 BB、55 AA A0 0B 10 A1 D5 BB、55 AA A0 0C 10 A1 D5 BB、55 AA A0 0D 10 A1 D5 BB、55 AA A0 0E 10 A1 D5 BB,將寫入EEPROM存儲(chǔ)器中的數(shù)據(jù)8"hD1、8"hD2、8"hD3、8"hD4、8"hD5依次取出。系統(tǒng)測試圖如圖7所示。5 結(jié) 語

仔細(xì)研究I2C讀寫時(shí)序圖,該時(shí)序圖由起始位、8位數(shù)據(jù)位、應(yīng)答信號ACK、無應(yīng)答信號NOACK、停止位5部分組成。因此提出一種I2C總線設(shè)計(jì)方式,將整個(gè)I2C控制系統(tǒng)分為底層和頂層,在底層設(shè)計(jì)中,采用一個(gè)通用的數(shù)據(jù)發(fā)送模塊,利用狀態(tài)機(jī)與序列機(jī)相結(jié)合的方式,同時(shí)采用命令控制方式,對每個(gè)狀態(tài)及其跳轉(zhuǎn)進(jìn)行描述;在頂層設(shè)計(jì)時(shí),采用控制邏輯發(fā)送相應(yīng)控制命令,即可將底層各個(gè)單元結(jié)合起來。圖5為底層模塊狀態(tài)轉(zhuǎn)移圖。3.3 讀/寫控制命令設(shè)計(jì)

【參考文獻(xiàn)】：
期刊論文
[1]基于FPGA的串行總線I2C觸發(fā)設(shè)計(jì)與實(shí)現(xiàn)[J]. 彭海軍.  國外電子測量技術(shù). 2018(11)
[2]基于FPGA的I2C總線設(shè)計(jì)與應(yīng)用[J]. 陳興龍,唐海,任鵬,李劍.  電子科學(xué)技術(shù). 2016(03)
[3]基于FPGA的I2C總線應(yīng)用研究[J]. 魏海波,馬錚,劉杰.  湖北汽車工業(yè)學(xué)院學(xué)報(bào). 2015(03)
[4]基于I2C接口EEPROM讀寫控制器設(shè)計(jì)[J]. 楊帆.  微型機(jī)與應(yīng)用. 2015(10)
[5]基于FPGA的I2C控制器的實(shí)現(xiàn)[J]. 王龍飛,郎寶華.  計(jì)算機(jī)技術(shù)與發(fā)展. 2013(03)



本文編號：3045368