發(fā)布時間：2021-02-11 00:02

　　隨著手持電池供電設(shè)備的普及,功耗逐漸成為大規(guī)模集成電路設(shè)計最關(guān)心的問題。盡管各種低功耗技術(shù)層出不窮,但是降低電源電壓無疑是最直接最有效的辦法。嵌入式SRAM在片上系統(tǒng)中占據(jù)很大的面積,是一種很重要的功能模塊,它們的容量一般是幾千到幾兆比特不等。SRAM性能很大程度上受到電源電壓的影響,電源電壓的降低能夠減小SRAM的操作速度,而且衡量存儲數(shù)據(jù)穩(wěn)定性的兩個指數(shù)讀噪聲容限和寫噪聲容限也會隨著電源電壓的降低而降低。電源電壓調(diào)整技術(shù)就是較低的電源電壓的前提下提升被操作單元的字線電壓和單元供電線電壓以達(dá)到提高讀噪聲容限、寫噪聲容限和操作速度的目的。本文基于電源電壓調(diào)整技術(shù)采用0.18微米工藝設(shè)計了一個4KB的SRAM,主要由存儲單元陣列、升壓電路、電壓選擇電路、位線充電控制電路、列選擇電路、地址譯碼器和靈敏放大器組成。另外,還采用SMIC公司180nM工藝設(shè)計了SRAM的版圖,并進(jìn)行了DRC和LVS驗證,版圖的面積為:139511μm²。本文基于電源電壓調(diào)整技術(shù)設(shè)計的SRAM,電源電壓為0.8V,操作過程中存儲單元的字線電壓和單元供電線電壓分別被提升為1.1V和1.2V,時... 

【文章來源】：哈爾濱工業(yè)大學(xué)黑龍江省 211工程院校 985工程院校

【文章頁數(shù)】：62 頁

【學(xué)位級別】：碩士

【文章目錄】：
摘要
Abstract
第1章 緒論
    1.1 課題背景
    1.2 SRAM功耗的來源
    1.3 電源電壓調(diào)整技術(shù)發(fā)展的現(xiàn)狀
        1.3.1 電源電壓調(diào)整技術(shù)簡介
        1.3.2 電源電壓調(diào)整技術(shù)的發(fā)展現(xiàn)狀
    1.4 本文的主要研究內(nèi)容
第2章 SRAM的設(shè)計
    2.1 SRAM設(shè)計方案
        2.1.1 存儲單元的讀取過程
        2.1.2 存儲單元的寫入過程
        2.1.3 設(shè)計方案小結(jié)
    2.2 電源電壓的確定
    2.3 六管存儲單元的設(shè)計及噪聲容限分析
        2.3.1 噪聲容限概述
PPCPL和V_PPWL的確定">        2.3.2 讀和寫狀態(tài)時V_PPCPL和V_PPWL的確定
        2.3.3 讀噪聲容限的比較與分析
    2.4 SRAM的整體電路設(shè)計
    2.5 升壓電路的設(shè)計
    2.6 電壓選擇電路的設(shè)計
    2.7 SRAM外圍電路設(shè)計
        2.7.1 靈敏放大器
        2.7.2 譯碼電路設(shè)計
        2.7.3 位線預(yù)充電路
        2.7.4 列選擇電路
    2.8 本章小結(jié)
第3章 仿真與分析
    3.1 單元功能的仿真
    3.2 升壓電路的仿真
    3.3 SRAM整體電路的功能仿真
        3.3.1 遍歷仿真
        3.3.2 相鄰地址單元的仿真
        3.3.3 內(nèi)部信號分析
    3.4 SRAM功耗的仿真與分析
    3.5 SRAM速度的仿真與分析
    3.6 本章小結(jié)
第4章 版圖設(shè)計
    4.1 存儲單元的版圖設(shè)計
    4.2 升壓電路版圖的設(shè)計
    4.3 電壓選擇電路的版圖設(shè)計
    4.4 存儲器整體版圖設(shè)計
    4.5 版圖驗證
    4.6 本章小結(jié)
結(jié)論
參考文獻(xiàn)
致謝



本文編號：3028191