發(fā)布時間：2021-02-03 08:33

　　PCI（Peripheral Component Interconnect）總線是一種高性能,并被廣泛使用的計算機(jī)局部總線,其接口電路已經(jīng)成為各種計算機(jī)系統(tǒng)很重要的功能模塊電路。但受制于PCI總線電氣特性的約束,在一條PCI總線上,如果連接過多的PCI設(shè)備,系統(tǒng)性能會變得很低甚至不能正常工作。而在很多系統(tǒng)應(yīng)用中需要對PCI總線進(jìn)行擴(kuò)展以增加系統(tǒng)中PCI總線的數(shù)量,從而能夠支持更多的PCI設(shè)備以提升系統(tǒng)的系能,這就需要PCI-to-PCI橋。隨著可編程邏輯器件的發(fā)展,在一片PLD芯片內(nèi)實現(xiàn)復(fù)雜的邏輯控制成為現(xiàn)實�？删幊踢壿嬈骷ㄈ鏔PGA）具有開發(fā)周期短,開發(fā)成本低,靈活性高,可重復(fù)編程等特點,在嵌入式系統(tǒng)設(shè)計中應(yīng)用日趨廣泛。使用可編程邏輯器件來實現(xiàn)PCI接口,其優(yōu)點在于靈活的可編程性,可以依據(jù)需求進(jìn)行功能最優(yōu)化,實現(xiàn)緊湊的系統(tǒng)設(shè)計,從而大大降低了產(chǎn)品的成本。本文主要研究PCI-to-PCI透明橋IP核的設(shè)計與實現(xiàn)。根據(jù)項目需求,在綜合比較開發(fā)PCI-to-PCI橋的幾種方法的基礎(chǔ)上,選擇了使用FPGA來進(jìn)行PCI-to-PCI橋設(shè)計,用Verilog語言對FPGA編程,采用模塊化的設(shè)計... 

【文章來源】：首都師范大學(xué)北京市

【文章頁數(shù)】：77 頁

【學(xué)位級別】：碩士

【部分圖文】：

基于Pa總線的微機(jī)系統(tǒng)結(jié)構(gòu)

圖1.2PCI橋的典型應(yīng)用橋的工作原理，可以將Pcl橋分為透明橋和非透明橋。透明橋的設(shè)備對于另一側(cè)的系統(tǒng)來說都是透明的，橋兩側(cè)的時鐘必須透明。透明橋在傳遞Pcl交易時，地址采用直通方式，不對地將系統(tǒng)分為兩個獨立的處理器域。橋兩側(cè)的設(shè)備對于另一側(cè)的側(cè)的時鐘和資源完全獨立。這使得橋兩側(cè)的處理器可以獨立的明橋在傳輸Pcl交易時，需要對交易位址進(jìn)行變換【7]。

即11llib;號為全1，即1llb;號為全。，即儀刃以刃b;編號等于一級總線編號址寄存器，刀0極地址寄了橋后端的UO空間大交易的響應(yīng)受以下寄存中)存器中)拍交易落在了橋后的果發(fā)起的刀0交易不在示。主搜口次級接口

【參考文獻(xiàn)】：
期刊論文
[1]應(yīng)用于片上系統(tǒng)中低功耗IP核設(shè)計的自適應(yīng)門控時鐘技術(shù)[J]. 常曉濤,張明明,張志敏,韓銀和.  計算機(jī)學(xué)報. 2007(05)
[2]基于CPLD/FPGA的PCI仲裁器實現(xiàn)[J]. 孫方,代作曉,華建文,竇秀明.  科學(xué)技術(shù)與工程. 2006(22)
[3]PCI總線擴(kuò)展橋芯片的設(shè)計與實現(xiàn)[J]. 方湘艷,韓威.  艦船電子工程. 2006(05)
[4]基于VHDL和FPGA技術(shù)的PCI總線接口設(shè)計[J]. 石曉郁.  航空兵器. 2006(04)
[5]基于IP核的PCI總線接口設(shè)計與實現(xiàn)[J]. 劉紅,李勃,常青,吳鑫山.  電子技術(shù)應(yīng)用. 2006(06)
[6]PCI橋接IP Core的Verilog HDL實現(xiàn)[J]. 寧佐林,邱智亮.  電子科技. 2006(04)
[7]PCI總線傳輸?shù)慕K止方式探析[J]. 馬玉英,馬義德.  青海大學(xué)學(xué)報(自然科學(xué)版). 2005(04)
[8]簡易通用型PCI接口的VHDL-CPLD設(shè)計[J]. 怯肇乾.  國外電子元器件. 2004(11)
[9]PCI Bridge智權(quán)芯核（IP）的設(shè)計研究[J]. 沈海斌,潘國振,何樂年,嚴(yán)曉浪.  電路與系統(tǒng)學(xué)報. 2003(06)
[10]基于FPGA的PCI接口控制器狀態(tài)機(jī)的分析[J]. 王成文,王沛奇.  臨沂師范學(xué)院學(xué)報. 2003(03)



本文編號：3016211