基于SoPC的數(shù)字示波表底層軟件及部分硬件設(shè)計(jì)
發(fā)布時(shí)間:2021-02-01 09:59
可編程片上系統(tǒng)(System On a Programmable Chip)設(shè)計(jì)是一個(gè)嶄新的嵌入式系統(tǒng)設(shè)計(jì)方向,它試圖將盡可能大而完整的電子系統(tǒng)在單一FPGA芯片中實(shí)現(xiàn),這種技術(shù)已經(jīng)被業(yè)界廣泛接受。與此同時(shí),高性能、低功耗、微型化是現(xiàn)代數(shù)字示波器發(fā)展的一個(gè)方向,SoPC技術(shù)的出現(xiàn)為數(shù)字示波器的這種發(fā)展方向帶來(lái)了一種新的開(kāi)發(fā)技術(shù)。本文討論了基于SoPC技術(shù)的便攜式雙通道數(shù)字存儲(chǔ)示波表的一種實(shí)現(xiàn)方案。在這種方案中,使用了在FPGA中嵌入CPU軟核作為控制核心,并用FPGA芯片中剩余的其他可編程邏輯資源構(gòu)成該嵌入式系統(tǒng)的外圍器件,形成數(shù)字示波表的數(shù)字核心模塊,并配以模擬通道部分電路,組成了一個(gè)完整的數(shù)字示波表。本文重點(diǎn)闡述了數(shù)字示波表的整體框架設(shè)計(jì),圖形界面接口設(shè)計(jì),內(nèi)存管理設(shè)計(jì),消息隊(duì)列管理以及底層硬件驅(qū)動(dòng)程序和部分功能的實(shí)現(xiàn),同時(shí)還說(shuō)明了高級(jí)語(yǔ)言級(jí)別的軟件仿真系統(tǒng)設(shè)計(jì)和實(shí)現(xiàn)。最后緊跟現(xiàn)代軟件測(cè)試方法的發(fā)展步伐,對(duì)所編寫(xiě)的軟件進(jìn)行測(cè)試,以保證在功能、性能、健壯性等方面能獲得良好的結(jié)果。本方案對(duì)使用SoPC技術(shù)進(jìn)行嵌入式系統(tǒng)的軟件開(kāi)發(fā)提供了一個(gè)很好的設(shè)計(jì)實(shí)例,雖然本系統(tǒng)的軟件運(yùn)行在μC/OS...
【文章來(lái)源】:電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校
【文章頁(yè)數(shù)】:67 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
Max5590電路原理圖
電子科技大學(xué)碩士學(xué)位論文兩個(gè) 10 位 A/D 通道,采樣率每通道最高 105MSPS。功耗為 275mW/每通道*105MSPS。自帶參考電壓和采樣保持電路。每通道 300MHz 模擬帶寬。SNR=57dB@41MHz。1Vpp 或者 2Vpp/每通道。單電壓供電掉電模式采用 48 腳 LQFP(48-Lead Low Profile Quad Flat Package)封裝方式。數(shù)據(jù)輸出是 CMOS/TTL 兼容,具有獨(dú)立的輸出供電引腳,支持多數(shù)字邏輯電壓(2.5V 或3.3V)接口。支持等待模式(Power down mode),在此模式下,數(shù)據(jù)輸出引腳處于高阻狀態(tài)。本項(xiàng)目中使兩個(gè)通道相互獨(dú)立工作。其原理圖如圖 3-2:
第三章 數(shù)字示波表硬件設(shè)計(jì)與實(shí)現(xiàn)同一被測(cè)信號(hào)時(shí),兩通道輸出數(shù)據(jù)相差 180 度相位,這樣可以使采樣率達(dá)到普通工作模式下的兩倍。例如,如果用 100MSPS 的采樣率對(duì) 20MHz 的信號(hào)進(jìn)行采樣,每個(gè)周期只能獲得 5 個(gè)采樣點(diǎn),只能基本恢復(fù)和再現(xiàn)信號(hào)波形;而如果工作在拼接模式,同樣的時(shí)鐘和同樣的被測(cè)信號(hào)就可以得到 10 個(gè)采樣點(diǎn),重現(xiàn)的波形會(huì)得到很大的改善。這種模式在本項(xiàng)目中沒(méi)有用到,不過(guò)可以考慮在后續(xù)項(xiàng)目中采用。AD9218 的這些工作模式由 S1 和 S2 指定,在本系統(tǒng)中 S1=1,S2=0 表示兩個(gè)通道分別單獨(dú)工作,但是為了方便調(diào)試和擴(kuò)展,這兩個(gè)引腳上的信號(hào)由 FPGA 的 I/O 腳引出,以方便軟件對(duì) AD9218 的工作模式進(jìn)行控制。AD9218 是 10 位的 AD,但在系統(tǒng)中考慮到 CPU 的處理方式以及精度問(wèn)題,只取前 8 位參加運(yùn)算,最后面兩位丟棄。AD9218 自帶的參考電壓為 1.25V,在第 5 腳輸出,在實(shí)現(xiàn)中為了預(yù)防出現(xiàn)可能使用外部參考電壓的情況,使用了跳線(xiàn)來(lái)設(shè)置。在本系統(tǒng)中,兩個(gè)通道使用不同的時(shí)鐘源,其工作時(shí)序圖如圖 3-3:
【參考文獻(xiàn)】:
碩士論文
[1]手持式數(shù)字存儲(chǔ)示波表系統(tǒng)設(shè)計(jì)及底層驅(qū)動(dòng)實(shí)現(xiàn)[D]. 廖曉鵬.電子科技大學(xué) 2005
[2]基于SOPC技術(shù)的手持?jǐn)?shù)字示波表軟件設(shè)計(jì)與實(shí)現(xiàn)[D]. 唐路.電子科技大學(xué) 2005
本文編號(hào):3012592
【文章來(lái)源】:電子科技大學(xué)四川省 211工程院校 985工程院校 教育部直屬院校
【文章頁(yè)數(shù)】:67 頁(yè)
【學(xué)位級(jí)別】:碩士
【部分圖文】:
Max5590電路原理圖
電子科技大學(xué)碩士學(xué)位論文兩個(gè) 10 位 A/D 通道,采樣率每通道最高 105MSPS。功耗為 275mW/每通道*105MSPS。自帶參考電壓和采樣保持電路。每通道 300MHz 模擬帶寬。SNR=57dB@41MHz。1Vpp 或者 2Vpp/每通道。單電壓供電掉電模式采用 48 腳 LQFP(48-Lead Low Profile Quad Flat Package)封裝方式。數(shù)據(jù)輸出是 CMOS/TTL 兼容,具有獨(dú)立的輸出供電引腳,支持多數(shù)字邏輯電壓(2.5V 或3.3V)接口。支持等待模式(Power down mode),在此模式下,數(shù)據(jù)輸出引腳處于高阻狀態(tài)。本項(xiàng)目中使兩個(gè)通道相互獨(dú)立工作。其原理圖如圖 3-2:
第三章 數(shù)字示波表硬件設(shè)計(jì)與實(shí)現(xiàn)同一被測(cè)信號(hào)時(shí),兩通道輸出數(shù)據(jù)相差 180 度相位,這樣可以使采樣率達(dá)到普通工作模式下的兩倍。例如,如果用 100MSPS 的采樣率對(duì) 20MHz 的信號(hào)進(jìn)行采樣,每個(gè)周期只能獲得 5 個(gè)采樣點(diǎn),只能基本恢復(fù)和再現(xiàn)信號(hào)波形;而如果工作在拼接模式,同樣的時(shí)鐘和同樣的被測(cè)信號(hào)就可以得到 10 個(gè)采樣點(diǎn),重現(xiàn)的波形會(huì)得到很大的改善。這種模式在本項(xiàng)目中沒(méi)有用到,不過(guò)可以考慮在后續(xù)項(xiàng)目中采用。AD9218 的這些工作模式由 S1 和 S2 指定,在本系統(tǒng)中 S1=1,S2=0 表示兩個(gè)通道分別單獨(dú)工作,但是為了方便調(diào)試和擴(kuò)展,這兩個(gè)引腳上的信號(hào)由 FPGA 的 I/O 腳引出,以方便軟件對(duì) AD9218 的工作模式進(jìn)行控制。AD9218 是 10 位的 AD,但在系統(tǒng)中考慮到 CPU 的處理方式以及精度問(wèn)題,只取前 8 位參加運(yùn)算,最后面兩位丟棄。AD9218 自帶的參考電壓為 1.25V,在第 5 腳輸出,在實(shí)現(xiàn)中為了預(yù)防出現(xiàn)可能使用外部參考電壓的情況,使用了跳線(xiàn)來(lái)設(shè)置。在本系統(tǒng)中,兩個(gè)通道使用不同的時(shí)鐘源,其工作時(shí)序圖如圖 3-3:
【參考文獻(xiàn)】:
碩士論文
[1]手持式數(shù)字存儲(chǔ)示波表系統(tǒng)設(shè)計(jì)及底層驅(qū)動(dòng)實(shí)現(xiàn)[D]. 廖曉鵬.電子科技大學(xué) 2005
[2]基于SOPC技術(shù)的手持?jǐn)?shù)字示波表軟件設(shè)計(jì)與實(shí)現(xiàn)[D]. 唐路.電子科技大學(xué) 2005
本文編號(hào):3012592
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3012592.html
最近更新
教材專(zhuān)著