發(fā)布時(shí)間：2021-01-30 22:07

　　寄存器文件是嵌入式超標(biāo)量微處理器的重要組成部分。高性能要求寄存器文件具有小的訪問延時(shí),而嵌入式應(yīng)用更關(guān)注工作功耗和待機(jī)功耗,超標(biāo)量處理器則要求寄存器具有多個(gè)讀寫端口。因此,設(shè)計(jì)具有高能性、低功耗,多端口的寄存器文件是一項(xiàng)非常有意義的工作。本文采用全定制的設(shè)計(jì)方法,在65nm低功耗工藝下,設(shè)計(jì)并實(shí)現(xiàn)了4R/2W 32x32b寄存器文件。本文的主要工作：（1）寄存器文件通常采用多端口的靜態(tài)存儲(chǔ)器實(shí)現(xiàn)。本文首先對(duì)SRAM組成和工作原理做了簡(jiǎn)要的回顧,對(duì)地址譯碼、存儲(chǔ)單元、讀寫電路以及時(shí)序控制策略設(shè)計(jì)里的一些關(guān)鍵技術(shù)做了介紹,并對(duì)它們的優(yōu)缺點(diǎn)做了比較。（2）提出一種基于敏感放大技術(shù),雙位線讀存儲(chǔ)單元的寄存器文件結(jié)構(gòu)。地址譯碼采用兩級(jí)靜態(tài)譯碼以提高性能降低功耗。存儲(chǔ)陣列由具有采用雙位線讀,雙位線寫的存儲(chǔ)單元構(gòu)成。讀電路采用電壓靈敏放大技術(shù)以降低讀延時(shí)�；诜聪嗥麈湹淖x寫控制邏輯確保在單個(gè)周期內(nèi)正確的讀寫操作。后仿真結(jié)果表明,該寄存器文件在典型工藝環(huán)境下,1.2伏電源電壓,50℃時(shí),可以工作在1.56GHz時(shí)鐘頻率下,時(shí)鐘頻率1.25GHz時(shí)功耗小于36mw,面積為0.043mm2。（3）提出另一... 

【文章來源】：復(fù)旦大學(xué)上海市 211工程院校 985工程院校 教育部直屬院校

【文章頁數(shù)】：86 頁

【學(xué)位級(jí)別】：碩士

【部分圖文】：

圖1.1個(gè)人電腦的存儲(chǔ)層次〔1]

反-__廠圖1.3全定制設(shè)計(jì)流程全定制設(shè)計(jì)流程如圖1.3所示。設(shè)計(jì)獲取:獲取設(shè)計(jì)的功能、及性能指標(biāo)，制定先關(guān)的規(guī)范。電路設(shè)計(jì):當(dāng)明確了電路的功能和性能目標(biāo)以后，就可以考慮采用何種體系結(jié)構(gòu)，電路類型和電路結(jié)構(gòu)來達(dá)到設(shè)計(jì)目標(biāo)。設(shè)計(jì)者要根據(jù)設(shè)計(jì)的功能，把大的系統(tǒng)分成若干個(gè)小的功能模塊，同時(shí)定義好模塊之間的接口，如驅(qū)動(dòng)能力，時(shí)序要求等等。在這一層，電路設(shè)計(jì)者最有利的工具就是優(yōu)化晶體管的尺寸，設(shè)計(jì)者可以根據(jù)一些現(xiàn)有的模型，對(duì)電路的關(guān)鍵模塊和關(guān)鍵路徑進(jìn)行晶體管級(jí)的優(yōu)化。電路設(shè)計(jì)通常使用的工具包括Cadenee公司的 SehematieComposer。版圖前仿真:對(duì)設(shè)計(jì)好的電路結(jié)構(gòu)做相關(guān)的驗(yàn)證是有必要

第二章SRAM原理及設(shè)計(jì)技術(shù)第二章SRAM原理及設(shè)計(jì)技術(shù)SRAM結(jié)構(gòu)與工作原理寄存器文件本質(zhì)上是多端口的SRAM。SRA州的基本結(jié)構(gòu)如圖2.1所示，主括存儲(chǔ)單元陣列、外圍電路、控制電路。存儲(chǔ)單元一般是由6個(gè)MOS管組簡(jiǎn)稱6T單元，如圖2.2。單元核心是兩個(gè)交又藕合的反相器構(gòu)成的雙穩(wěn)態(tài)器，其兩端分別經(jīng)過字線選通管和位線相連。外圍電路主要是地址譯碼電路、放大電路等�？刂齐娐酚糜诋a(chǎn)生讀寫控制信號(hào)。


本文編號(hào)：3009670