隨著高性能處理器技術(shù)的發(fā)展,存儲墻問題為影響處理器系統(tǒng)性能的主要因素之一。處理器速度通常會比存儲器的訪問速度快兩個數(shù)量級,當代多核處理器廣泛采用基于大容量最后一級共享高速緩存的結(jié)構(gòu)來縮小這一差距。但是適用于小容量私有高速緩存的傳統(tǒng)管理策略并不適用于管理大容量最后一級共享高速緩存,它可能引起高速緩存缺失數(shù)的增加,觸發(fā)大量代價昂貴的片外存儲器訪問。其原因主要有以下兩點:首先,小容量私有高速緩存主要強調(diào)訪問速度,而最后一級高速緩存則強調(diào)盡可能多地將數(shù)據(jù)保留在片內(nèi),它更多地受制于片內(nèi)可用晶體管數(shù)量而對訪問速度的要求不高。其次,這兩種不同類型的高速緩存可見的數(shù)據(jù)訪問流局部性差別非常大。因此,一種能夠有效管理大容量最后一級共享高速緩存的管理策略對于當今高性能微處理器而言,顯得非常重要。本文重點分析了多核平臺下大容量共享最后一級高速緩存管理過程中存在的一些熱點研究問題,并提出相應代價較小但是收效較大的解決方案以提高系統(tǒng)性能。本文的主要研究內(nèi)容與貢獻包括:1.消除低重用塊和預測訪問間隔策略研究。傳統(tǒng)的LRU策略嚴重制約了大容量共享最后一級高速緩存的性能,解決這一問題的方法之一就是優(yōu)先淘汰低重用數(shù)據(jù)塊以... 

【文章來源】：中國科學技術(shù)大學安徽省 211工程院校 985工程院校

【文章頁數(shù)】：66 頁

【學位級別】：碩士

【部分圖文】：

算法演示

用負載介于這兩種負載之間，它所能達到的性能和分給它的資源成同比增長的趨勢。圖4.1給出了SPEC2000和SPEC2006中某些測試用例在不同Cache分配方案下所達到的共享最后一級的缺失率。其中，缺失率是在一個具有 1MB 16-路組相聯(lián)二級 Cache 4 核仿真平臺上獲取的。圖 4.1 高速緩存缺失率隨負載所分得的 Cache 組數(shù)的變化從圖 4.1 中，我們可以看到高效用負載、低效用負載和飽和效用負載的不同的方寸行為。從途中可以看出 applu 是一個低效用負載，從將 Cache 資源分

的周期精確多核仿真器 Multi2sim 來一個 4 核的多核處理器，具有 1MB、器核是 4 發(fā)射、亂序執(zhí)行的，采用 x8數(shù)據(jù) Cache。實驗中模擬器的相關(guān)配表 4.1 模擬器基本配置信息指 標4 發(fā)射, 亂序執(zhí)行, 混合分支預測器，1024 項重排序隊列. 一級指令緩存和一級數(shù)據(jù)緩存: 32訪問延遲，為每個核所私有.1MB, 64B 數(shù)據(jù)塊, 16 路, 15 節(jié)拍訪問延遲. 400 拍訪問延遲


本文編號：3004653