基于并行處理單元的代碼優(yōu)化方法研究
發(fā)布時(shí)間:2021-01-28 02:53
與傳統(tǒng)DSP相比,現(xiàn)代DSP采用更多的ILP技術(shù)以提高機(jī)器性能。本文討論的DSP采用分簇的VLIW體系結(jié)構(gòu),能夠在單個(gè)時(shí)鐘周期同時(shí)執(zhí)行多個(gè)操作。本文先討論這款DSP代碼優(yōu)化器的構(gòu)造方法,之后對(duì)TI TMS320DM642給出了代碼優(yōu)化器的具體實(shí)現(xiàn)。VLIW DSP代碼優(yōu)化器在LCC編譯器框架基礎(chǔ)上實(shí)現(xiàn)。首先用LCC作為編譯前端得到中間代碼,然后對(duì)中間代碼進(jìn)行模版注釋得到目標(biāo)機(jī)器指令相對(duì)應(yīng)的程序,最后對(duì)其進(jìn)行簇分配和調(diào)度,同時(shí)分配寄存器和功能單元,得到優(yōu)化的并行匯編代碼。我們?yōu)閂LIW DSP定制它的機(jī)器規(guī)格說明和機(jī)器描述,書寫代碼生成規(guī)則的iburg規(guī)范文本,并由iburg規(guī)范自動(dòng)生成代碼優(yōu)化器中的指令選擇部分。這樣提高了VLIW DSP的代碼優(yōu)化器的可重定目標(biāo)性。VLIW DSP體系結(jié)構(gòu)的一個(gè)顯著特點(diǎn)是分簇,與這一特點(diǎn)相對(duì)應(yīng),代碼生成的一個(gè)重要步驟是簇分配,即為每個(gè)操作及其操作數(shù)映射合適的簇。簇分配應(yīng)使得各簇的功能單元得到充分利用,并設(shè)法減少簇之間的數(shù)據(jù)傳遞。本文討論了簇分配的常用算法和LIST調(diào)度算法,最后給出統(tǒng)一的簇分配與調(diào)度算法(UAS)針對(duì)VLIW DSP的實(shí)現(xiàn)。該算法的特點(diǎn)...
【文章來(lái)源】:北京郵電大學(xué)北京市 211工程院校 教育部直屬院校
【文章頁(yè)數(shù)】:62 頁(yè)
【學(xué)位級(jí)別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 引言
1.1.1 課題背景
1.1.2 研究現(xiàn)狀
1.1.3 研究?jī)?nèi)容
1.2 本文貢獻(xiàn)
1.3 論文結(jié)構(gòu)
第二章 VLIW DSP體系結(jié)構(gòu)
2.1 VLIW體系結(jié)構(gòu)
2.1.1 VLIW的特點(diǎn)
2.1.2 VLIW技術(shù)的發(fā)展
2.1.3 VLIW結(jié)構(gòu)的編譯方法
2.2 VLIW DSP的數(shù)據(jù)通路
2.2.1 通用寄存器文件
2.2.2 功能單元
2.2.3 交叉通路
2.2.4 存儲(chǔ)訪問通路
2.2.5 資源約束小結(jié)
2.3 流水線和指令延遲
2.4 取指包和執(zhí)行包
2.5 條件執(zhí)行
第三章 VLIW DSP代碼優(yōu)化器的設(shè)計(jì)
3.1 代碼優(yōu)化器總體設(shè)計(jì)框架
3.1.1 概述
3.1.2 代碼優(yōu)化器的工作環(huán)境
3.2 優(yōu)化器前端
3.2.1 LCC概述
3.2.2 數(shù)據(jù)結(jié)構(gòu)
3.3 與目標(biāo)機(jī)器無(wú)關(guān)的代碼生成接口
3.3.1 接口概述
3.3.2 接口標(biāo)記
3.3.3 接口函數(shù)
3.3.4 接口綁定
3.4 優(yōu)化器后端
3.4.1 基于iburg自動(dòng)代碼生成
3.4.2 后端接口函數(shù)的實(shí)現(xiàn)
3.4.3 機(jī)器無(wú)關(guān)的寄存器分配
第四章 機(jī)器規(guī)格說明和機(jī)器描述
4.1 機(jī)器規(guī)格說明
4.1.1 函數(shù)參數(shù)傳遞
4.1.2 運(yùn)行棧的組織
4.2 機(jī)器描述
4.2.1 格式信息
4.2.2 資源信息
4.2.3 延時(shí)信息
4.3 TI TMS320DM642機(jī)器描述
4.3.1 TMS320DM642指令集
4.3.2 TMS320DM642尋址方式
4.3.3 TMS320DM642機(jī)器描述
第五章 簇分配和調(diào)度方法研究及其實(shí)現(xiàn)
5.1 概述
5.2 簇分配算法
5.2.1 BUG
5.2.2 A.Capitanio等人的方法
5.2.3 Partial Component Clustering(PCC)
5.2.4 R.Leupers的方法
5.2.5 基于區(qū)域的分級(jí)劃分(RHOP)
5.2.6 簇分配算法的四個(gè)特征
5.3 LIST調(diào)度算法
5.4 USA算法
5.4.1 UAS算法介紹
5.4.2 UAS算法的實(shí)現(xiàn)
5.5 實(shí)驗(yàn)分析
第六章 總結(jié)與展望
6.1 結(jié)論
6.2 進(jìn)一步工作
參考文獻(xiàn)
致謝
碩士期間發(fā)表論文目錄
本文編號(hào):3004225
【文章來(lái)源】:北京郵電大學(xué)北京市 211工程院校 教育部直屬院校
【文章頁(yè)數(shù)】:62 頁(yè)
【學(xué)位級(jí)別】:碩士
【文章目錄】:
摘要
ABSTRACT
第一章 緒論
1.1 引言
1.1.1 課題背景
1.1.2 研究現(xiàn)狀
1.1.3 研究?jī)?nèi)容
1.2 本文貢獻(xiàn)
1.3 論文結(jié)構(gòu)
第二章 VLIW DSP體系結(jié)構(gòu)
2.1 VLIW體系結(jié)構(gòu)
2.1.1 VLIW的特點(diǎn)
2.1.2 VLIW技術(shù)的發(fā)展
2.1.3 VLIW結(jié)構(gòu)的編譯方法
2.2 VLIW DSP的數(shù)據(jù)通路
2.2.1 通用寄存器文件
2.2.2 功能單元
2.2.3 交叉通路
2.2.4 存儲(chǔ)訪問通路
2.2.5 資源約束小結(jié)
2.3 流水線和指令延遲
2.4 取指包和執(zhí)行包
2.5 條件執(zhí)行
第三章 VLIW DSP代碼優(yōu)化器的設(shè)計(jì)
3.1 代碼優(yōu)化器總體設(shè)計(jì)框架
3.1.1 概述
3.1.2 代碼優(yōu)化器的工作環(huán)境
3.2 優(yōu)化器前端
3.2.1 LCC概述
3.2.2 數(shù)據(jù)結(jié)構(gòu)
3.3 與目標(biāo)機(jī)器無(wú)關(guān)的代碼生成接口
3.3.1 接口概述
3.3.2 接口標(biāo)記
3.3.3 接口函數(shù)
3.3.4 接口綁定
3.4 優(yōu)化器后端
3.4.1 基于iburg自動(dòng)代碼生成
3.4.2 后端接口函數(shù)的實(shí)現(xiàn)
3.4.3 機(jī)器無(wú)關(guān)的寄存器分配
第四章 機(jī)器規(guī)格說明和機(jī)器描述
4.1 機(jī)器規(guī)格說明
4.1.1 函數(shù)參數(shù)傳遞
4.1.2 運(yùn)行棧的組織
4.2 機(jī)器描述
4.2.1 格式信息
4.2.2 資源信息
4.2.3 延時(shí)信息
4.3 TI TMS320DM642機(jī)器描述
4.3.1 TMS320DM642指令集
4.3.2 TMS320DM642尋址方式
4.3.3 TMS320DM642機(jī)器描述
第五章 簇分配和調(diào)度方法研究及其實(shí)現(xiàn)
5.1 概述
5.2 簇分配算法
5.2.1 BUG
5.2.2 A.Capitanio等人的方法
5.2.3 Partial Component Clustering(PCC)
5.2.4 R.Leupers的方法
5.2.5 基于區(qū)域的分級(jí)劃分(RHOP)
5.2.6 簇分配算法的四個(gè)特征
5.3 LIST調(diào)度算法
5.4 USA算法
5.4.1 UAS算法介紹
5.4.2 UAS算法的實(shí)現(xiàn)
5.5 實(shí)驗(yàn)分析
第六章 總結(jié)與展望
6.1 結(jié)論
6.2 進(jìn)一步工作
參考文獻(xiàn)
致謝
碩士期間發(fā)表論文目錄
本文編號(hào):3004225
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/3004225.html
最近更新
教材專著