基于Zynq的固態(tài)存儲系統(tǒng)設(shè)計
發(fā)布時間:2021-01-21 16:12
在工程應(yīng)用中主要通過雷達(dá)信號測量系統(tǒng)來判斷雷達(dá)信號是否達(dá)到要求。在傳統(tǒng)的雷達(dá)信號測量系統(tǒng)中僅使用FPGA進(jìn)行AD采樣模塊和PCIe接口模塊的設(shè)計,采樣后的數(shù)據(jù)通過PCIe接口發(fā)送到PC端來進(jìn)行分析處理和存儲。然而傳統(tǒng)處理器在對大量實(shí)時信號進(jìn)行處理時存在不足,FPGA由其并行處理數(shù)據(jù)的特點(diǎn)更加適合在實(shí)時性要求高的系統(tǒng)中應(yīng)用,此時基于FPGA對雷達(dá)測量系統(tǒng)中各模塊進(jìn)行設(shè)計是一個合適的選擇。不同于傳統(tǒng)系統(tǒng)中的存儲模塊設(shè)計方案,應(yīng)設(shè)計一種嵌入式的存儲系統(tǒng)來對雷達(dá)數(shù)據(jù)進(jìn)行存儲;赬ilinx Zynq平臺的嵌入式存儲系統(tǒng)大多都將系統(tǒng)設(shè)計分為兩個部分,在Zynq的PL(Programmable Logic,可編程邏輯)部分設(shè)計存儲器接口,在PS(Processing System,處理器系統(tǒng))部分使用裸板的形式進(jìn)行存儲器驅(qū)動模塊的設(shè)計。然而現(xiàn)有的嵌入式存儲系統(tǒng)在PS端采用裸板開發(fā)的方式缺乏文件系統(tǒng)的支持無法對存儲器中的數(shù)據(jù)直接進(jìn)行管理,且在系統(tǒng)結(jié)構(gòu)上也沒有對針對雷達(dá)系統(tǒng)的數(shù)據(jù)接口。固態(tài)盤作為一種新型的存儲器主要使用閃存作為存儲介質(zhì),通過提升固態(tài)盤的性能來優(yōu)化嵌入式存儲系統(tǒng)的性能是一個合理的選擇。...
【文章來源】:安徽大學(xué)安徽省 211工程院校
【文章頁數(shù)】:80 頁
【學(xué)位級別】:碩士
【部分圖文】:
一種雷達(dá)信號測量系統(tǒng)
第二章固態(tài)存儲系統(tǒng)關(guān)鍵技術(shù)62.1.1PCIe分層結(jié)構(gòu)與大部分接口協(xié)議類似PCIe也采用分層的結(jié)構(gòu)來實(shí)現(xiàn),如圖2.1所示PCIe協(xié)議從下到上可以分為三層:事物層(TransactionLayer)、數(shù)據(jù)鏈路層(DataLinkLayer)和物理層(PhysicalLayer),其中物理層中又包含了邏輯子模塊和電氣子模塊。采用分層設(shè)計的顯著優(yōu)勢就是當(dāng)接口協(xié)議進(jìn)行升級時,只需要改動其中的某一層或者某幾層就可以完成升級,減少了設(shè)計量。每一層的職能雖然不同但下一層總是為上一層提供必要的服務(wù)。圖2.1PCIe分層結(jié)構(gòu)(1)物理層:處理所有Packet數(shù)據(jù)的物理傳輸。將發(fā)送端數(shù)據(jù)分發(fā)到各個通道上傳輸,接受端把各個通道的數(shù)據(jù)匯總起來;每個通道上加擾使得數(shù)據(jù)中0和1均勻分布,除去信道的電磁干擾和去擾;使用8b/10b或者128b/130b編碼進(jìn)行直流平衡。(2)數(shù)據(jù)鏈路層:在發(fā)送時創(chuàng)建數(shù)據(jù)鏈路層包,接受時解析數(shù)據(jù)鏈路層包;進(jìn)行鏈路層檢錯糾錯、流量控制和電源管理等。(3)事物層:主要職責(zé)是創(chuàng)建或者解析TLP(事物層數(shù)據(jù)包)、QoS、事物排序等。在PCIe鏈路上進(jìn)行傳輸?shù)腜acket數(shù)據(jù)結(jié)構(gòu)如圖2.2所示,其中DataPayload是事物層上層傳輸?shù)挠行?shù)據(jù)(如NVMe層),事物層加上數(shù)據(jù)包頭Header并在尾部加上CRC校驗(yàn),此時就構(gòu)成了一個TLP數(shù)據(jù)包。TLP數(shù)據(jù)包傳輸?shù)綌?shù)據(jù)鏈路層后被加上包序列號(SequenceNumber,SN)并在尾部加上CRC校驗(yàn)。最后傳輸?shù)轿锢韺,物理層為其加上頭部Start和尾部End符號,并把這些數(shù)據(jù)分派到各個通道上。
安徽大學(xué)碩士學(xué)位論文7圖2.2PCIe鏈路數(shù)據(jù)包結(jié)構(gòu)2.1.2PCIe拓?fù)浣Y(jié)構(gòu)計算機(jī)網(wǎng)絡(luò)中拓?fù)浣Y(jié)構(gòu)可分為總線型拓?fù)、樹型拓(fù)、星型拓(fù)、混合型拓(fù)湟约熬W(wǎng)狀拓?fù)。PCI采用的是總線型拓?fù)涫苟鄠PCI設(shè)備掛在同一條PCI總線上,若其中一個PCI設(shè)備要對主機(jī)或者其他PCI設(shè)備發(fā)起訪問,此時這個PCI設(shè)備必須獲得總線的使用權(quán)。與PCI總線不同PCIe采用樹形拓?fù)浣Y(jié)構(gòu)。RC(RootComplex,根復(fù)合體)是樹型圖的根節(jié)點(diǎn),它作為CPU和外圍設(shè)備通信的橋梁,CPU可以通過它訪問內(nèi)存以及PCIe系統(tǒng)中的任意一PCIe設(shè)備。在RC設(shè)備的內(nèi)部實(shí)現(xiàn)了一條PCIe總線以及擴(kuò)展了若干個PCIePort。圖2.3為一種常見的PCIe拓?fù)浣Y(jié)構(gòu)圖。圖中的PCIe設(shè)備被稱為PCIeEP(EndPoint,端點(diǎn))設(shè)備,常見的有PCIe接口的固態(tài)盤,PCIe接口的網(wǎng)卡,PCIe接口的數(shù)據(jù)采集卡等,這些PCIeEP設(shè)備可以直接連接到RootComplex上,也可以通過Switch連接PCIe總線上。圖2.3PCIe系統(tǒng)拓?fù)鋱DSwitch主要用來擴(kuò)展PCIe端口。一個Switch只有一個上游端口,但可以擴(kuò)展出若
【參考文獻(xiàn)】:
期刊論文
[1]基于PCIe的高速圖像采集系統(tǒng)的設(shè)計[J]. 楊惠,黃珍. 自動化與儀器儀表. 2019(09)
[2]閃存存儲的重構(gòu)與系統(tǒng)構(gòu)建技術(shù)[J]. 陸游游,楊者,舒繼武. 計算機(jī)研究與發(fā)展. 2019(01)
[3]基于NAND Flash的存儲設(shè)備設(shè)計與實(shí)現(xiàn)[J]. 潘旭明,劉嵩巖,齊可心,吳尚儒,陳婷. 無線電通信技術(shù). 2017(04)
[4]基于Zynq-7000的視頻處理系統(tǒng)框架設(shè)計[J]. 李朗,張索非,楊浩. 計算機(jī)技術(shù)與發(fā)展. 2017(05)
[5]基于FPGA的通用雷達(dá)信號處理板卡設(shè)計[J]. 田增山,楊進(jìn)超,劉恒. 現(xiàn)代電子技術(shù). 2016(21)
[6]雷達(dá)測試系統(tǒng)中數(shù)據(jù)采集接口模塊設(shè)計[J]. 肖圣兵. 電子技術(shù). 2016(01)
[7]基于SRapidIO及PCIe協(xié)議的雷達(dá)多通道數(shù)據(jù)光纖高速記錄系統(tǒng)[J]. 母其勇,王永良,高飛,王俊,任磊. 計算機(jī)應(yīng)用. 2015(S2)
[8]嵌入式Linux下FPGA與ARM處理器DMA數(shù)據(jù)采集程序設(shè)計[J]. 王小平,王萬剛,蔡川. 西南師范大學(xué)學(xué)報(自然科學(xué)版). 2014(04)
[9]一種基于閃存的緩沖區(qū)管理算法[J]. 尚曉薇,林奕. 計算機(jī)與現(xiàn)代化. 2013(11)
[10]基于設(shè)備樹的MPC8247嵌入式Linux系統(tǒng)開發(fā)[J]. 張茂天,張磊,郭曉,孫鈞. 計算機(jī)應(yīng)用. 2013(05)
碩士論文
[1]基于PXIE總線的雷達(dá)接收測量系統(tǒng)的設(shè)計與實(shí)現(xiàn)[D]. 李運(yùn).安徽大學(xué) 2019
[2]PXIe總線板卡的設(shè)計與實(shí)現(xiàn)[D]. 丁澤峰.華中科技大學(xué) 2019
[3]基于FPGA的存儲控制器及相關(guān)系統(tǒng)設(shè)計技術(shù)研究[D]. 董星.浙江大學(xué) 2017
[4]嵌入式平臺中的PCI Express總線技術(shù)研究[D]. 孫銘.西安電子科技大學(xué) 2015
[5]基于FPGA的NVMe接口設(shè)計[D]. 陳思揚(yáng).西安電子科技大學(xué) 2015
[6]固態(tài)存儲系統(tǒng)PCIe接口的設(shè)計方法與實(shí)現(xiàn)[D]. 彭振翼.華中科技大學(xué) 2013
[7]嵌入式實(shí)時LINUX研究及其調(diào)度器的設(shè)計與實(shí)現(xiàn)[D]. 王創(chuàng)社.北京化工大學(xué) 2006
本文編號:2991483
【文章來源】:安徽大學(xué)安徽省 211工程院校
【文章頁數(shù)】:80 頁
【學(xué)位級別】:碩士
【部分圖文】:
一種雷達(dá)信號測量系統(tǒng)
第二章固態(tài)存儲系統(tǒng)關(guān)鍵技術(shù)62.1.1PCIe分層結(jié)構(gòu)與大部分接口協(xié)議類似PCIe也采用分層的結(jié)構(gòu)來實(shí)現(xiàn),如圖2.1所示PCIe協(xié)議從下到上可以分為三層:事物層(TransactionLayer)、數(shù)據(jù)鏈路層(DataLinkLayer)和物理層(PhysicalLayer),其中物理層中又包含了邏輯子模塊和電氣子模塊。采用分層設(shè)計的顯著優(yōu)勢就是當(dāng)接口協(xié)議進(jìn)行升級時,只需要改動其中的某一層或者某幾層就可以完成升級,減少了設(shè)計量。每一層的職能雖然不同但下一層總是為上一層提供必要的服務(wù)。圖2.1PCIe分層結(jié)構(gòu)(1)物理層:處理所有Packet數(shù)據(jù)的物理傳輸。將發(fā)送端數(shù)據(jù)分發(fā)到各個通道上傳輸,接受端把各個通道的數(shù)據(jù)匯總起來;每個通道上加擾使得數(shù)據(jù)中0和1均勻分布,除去信道的電磁干擾和去擾;使用8b/10b或者128b/130b編碼進(jìn)行直流平衡。(2)數(shù)據(jù)鏈路層:在發(fā)送時創(chuàng)建數(shù)據(jù)鏈路層包,接受時解析數(shù)據(jù)鏈路層包;進(jìn)行鏈路層檢錯糾錯、流量控制和電源管理等。(3)事物層:主要職責(zé)是創(chuàng)建或者解析TLP(事物層數(shù)據(jù)包)、QoS、事物排序等。在PCIe鏈路上進(jìn)行傳輸?shù)腜acket數(shù)據(jù)結(jié)構(gòu)如圖2.2所示,其中DataPayload是事物層上層傳輸?shù)挠行?shù)據(jù)(如NVMe層),事物層加上數(shù)據(jù)包頭Header并在尾部加上CRC校驗(yàn),此時就構(gòu)成了一個TLP數(shù)據(jù)包。TLP數(shù)據(jù)包傳輸?shù)綌?shù)據(jù)鏈路層后被加上包序列號(SequenceNumber,SN)并在尾部加上CRC校驗(yàn)。最后傳輸?shù)轿锢韺,物理層為其加上頭部Start和尾部End符號,并把這些數(shù)據(jù)分派到各個通道上。
安徽大學(xué)碩士學(xué)位論文7圖2.2PCIe鏈路數(shù)據(jù)包結(jié)構(gòu)2.1.2PCIe拓?fù)浣Y(jié)構(gòu)計算機(jī)網(wǎng)絡(luò)中拓?fù)浣Y(jié)構(gòu)可分為總線型拓?fù)、樹型拓(fù)、星型拓(fù)、混合型拓(fù)湟约熬W(wǎng)狀拓?fù)。PCI采用的是總線型拓?fù)涫苟鄠PCI設(shè)備掛在同一條PCI總線上,若其中一個PCI設(shè)備要對主機(jī)或者其他PCI設(shè)備發(fā)起訪問,此時這個PCI設(shè)備必須獲得總線的使用權(quán)。與PCI總線不同PCIe采用樹形拓?fù)浣Y(jié)構(gòu)。RC(RootComplex,根復(fù)合體)是樹型圖的根節(jié)點(diǎn),它作為CPU和外圍設(shè)備通信的橋梁,CPU可以通過它訪問內(nèi)存以及PCIe系統(tǒng)中的任意一PCIe設(shè)備。在RC設(shè)備的內(nèi)部實(shí)現(xiàn)了一條PCIe總線以及擴(kuò)展了若干個PCIePort。圖2.3為一種常見的PCIe拓?fù)浣Y(jié)構(gòu)圖。圖中的PCIe設(shè)備被稱為PCIeEP(EndPoint,端點(diǎn))設(shè)備,常見的有PCIe接口的固態(tài)盤,PCIe接口的網(wǎng)卡,PCIe接口的數(shù)據(jù)采集卡等,這些PCIeEP設(shè)備可以直接連接到RootComplex上,也可以通過Switch連接PCIe總線上。圖2.3PCIe系統(tǒng)拓?fù)鋱DSwitch主要用來擴(kuò)展PCIe端口。一個Switch只有一個上游端口,但可以擴(kuò)展出若
【參考文獻(xiàn)】:
期刊論文
[1]基于PCIe的高速圖像采集系統(tǒng)的設(shè)計[J]. 楊惠,黃珍. 自動化與儀器儀表. 2019(09)
[2]閃存存儲的重構(gòu)與系統(tǒng)構(gòu)建技術(shù)[J]. 陸游游,楊者,舒繼武. 計算機(jī)研究與發(fā)展. 2019(01)
[3]基于NAND Flash的存儲設(shè)備設(shè)計與實(shí)現(xiàn)[J]. 潘旭明,劉嵩巖,齊可心,吳尚儒,陳婷. 無線電通信技術(shù). 2017(04)
[4]基于Zynq-7000的視頻處理系統(tǒng)框架設(shè)計[J]. 李朗,張索非,楊浩. 計算機(jī)技術(shù)與發(fā)展. 2017(05)
[5]基于FPGA的通用雷達(dá)信號處理板卡設(shè)計[J]. 田增山,楊進(jìn)超,劉恒. 現(xiàn)代電子技術(shù). 2016(21)
[6]雷達(dá)測試系統(tǒng)中數(shù)據(jù)采集接口模塊設(shè)計[J]. 肖圣兵. 電子技術(shù). 2016(01)
[7]基于SRapidIO及PCIe協(xié)議的雷達(dá)多通道數(shù)據(jù)光纖高速記錄系統(tǒng)[J]. 母其勇,王永良,高飛,王俊,任磊. 計算機(jī)應(yīng)用. 2015(S2)
[8]嵌入式Linux下FPGA與ARM處理器DMA數(shù)據(jù)采集程序設(shè)計[J]. 王小平,王萬剛,蔡川. 西南師范大學(xué)學(xué)報(自然科學(xué)版). 2014(04)
[9]一種基于閃存的緩沖區(qū)管理算法[J]. 尚曉薇,林奕. 計算機(jī)與現(xiàn)代化. 2013(11)
[10]基于設(shè)備樹的MPC8247嵌入式Linux系統(tǒng)開發(fā)[J]. 張茂天,張磊,郭曉,孫鈞. 計算機(jī)應(yīng)用. 2013(05)
碩士論文
[1]基于PXIE總線的雷達(dá)接收測量系統(tǒng)的設(shè)計與實(shí)現(xiàn)[D]. 李運(yùn).安徽大學(xué) 2019
[2]PXIe總線板卡的設(shè)計與實(shí)現(xiàn)[D]. 丁澤峰.華中科技大學(xué) 2019
[3]基于FPGA的存儲控制器及相關(guān)系統(tǒng)設(shè)計技術(shù)研究[D]. 董星.浙江大學(xué) 2017
[4]嵌入式平臺中的PCI Express總線技術(shù)研究[D]. 孫銘.西安電子科技大學(xué) 2015
[5]基于FPGA的NVMe接口設(shè)計[D]. 陳思揚(yáng).西安電子科技大學(xué) 2015
[6]固態(tài)存儲系統(tǒng)PCIe接口的設(shè)計方法與實(shí)現(xiàn)[D]. 彭振翼.華中科技大學(xué) 2013
[7]嵌入式實(shí)時LINUX研究及其調(diào)度器的設(shè)計與實(shí)現(xiàn)[D]. 王創(chuàng)社.北京化工大學(xué) 2006
本文編號:2991483
本文鏈接:http://sikaile.net/kejilunwen/jisuanjikexuelunwen/2991483.html
最近更新
教材專著